張紅

【摘要】 在本文中我們研制了一種基于CPCI總線的通用多通道數(shù)字接收機(jī)，該接收機(jī)集成了高速AD、DDC、FPGA、DSP以及通用CPCI總線等，使得該板卡具備了高速信號采集、信號處理、信號存儲與傳輸?shù)哪芰?，同時該板卡采用了開放式設(shè)計思想，用戶可以根據(jù)實(shí)際需要實(shí)現(xiàn)二次開發(fā)，極大地縮短了產(chǎn)品研發(fā)難度和研制周期，本文詳細(xì)介紹該板卡的原理設(shè)計、關(guān)鍵電路設(shè)計和控制邏輯設(shè)計。實(shí)驗(yàn)證明：該板卡實(shí)用性強(qiáng)、可擴(kuò)展性好，可以應(yīng)用到電子測量的多個領(lǐng)域。

【關(guān)鍵字】 CPCI總線 數(shù)字接收機(jī) DSP

一、引言

現(xiàn)代電子測量系統(tǒng)的核心是數(shù)字信號處理，數(shù)字信號處理發(fā)展到現(xiàn)在已經(jīng)形成了許多成熟的算法和實(shí)現(xiàn)途徑，專用數(shù)字信號處理芯片是現(xiàn)代數(shù)字信號處理的平臺，這一平臺的優(yōu)劣將決定電子測量系統(tǒng)的性能[1]，F(xiàn)PGA與DSP是目前廣泛運(yùn)用的兩種信號處理芯片，F(xiàn)PGA的并行處理能力使得其在大量數(shù)據(jù)處理和邏輯控制上優(yōu)勢明顯，DSP的優(yōu)勢則體現(xiàn)在其處理速度和成熟算法上，而CPCI高速總線則可以實(shí)現(xiàn)數(shù)據(jù)的輸出和與計算機(jī)系統(tǒng)的互聯(lián)。針對這一特點(diǎn)，我們研制成功了一種基于CPCI總線的通用四通道數(shù)字接收機(jī)，該數(shù)字接收機(jī)采用6U CPCI標(biāo)準(zhǔn)，占用6U CPCI機(jī)箱一個槽位，每個通道采樣速率可以最高達(dá)到66MSPS。4個通道分別帶有DDC模塊，可以完成數(shù)字下變頻、數(shù)字濾波以及抽樣功能。FPGA+DSP模式信號處理平臺使得該板卡具備了較強(qiáng)的信號處理能力。

二、多通道數(shù)字接收機(jī)設(shè)計

1、AD單元設(shè)計。AD單元采用四片獨(dú)立LTC2206實(shí)現(xiàn)，該芯片為16位高速AD轉(zhuǎn)化芯片，采樣速率最高可以達(dá)到80MSPS。AD前端利用巴倫將輸入單端信號轉(zhuǎn)化為差分信號，AD后端與數(shù)字下變頻芯片AD6620連接，采樣數(shù)據(jù)直接送入該芯片進(jìn)行數(shù)字下變頻。AD芯片由FPGA實(shí)現(xiàn)邏輯控制。圖1AD單元基本原理

2、數(shù)字下變頻及正交輸出設(shè)計。數(shù)字下變頻采用DDC芯片AD6620實(shí)現(xiàn)， AD6620擁有16位線性比特補(bǔ)碼輸入，單信道實(shí)數(shù)輸入模式最大輸入數(shù)據(jù)速率高達(dá)66MSPS，與LTC2206實(shí)現(xiàn)無縫對接，AD6620內(nèi)部信號處理單元由四個串聯(lián)單元組成，分別為：頻率變換單元、二階固定系數(shù)梳狀濾波抽取濾波器（CIC2）單元、五階固定系數(shù)梳狀濾波抽取濾波器（CIC5）單元和一個系數(shù)可編程的RAM系數(shù)抽取濾波器（RCF）單元。AD6620在用戶程序設(shè)定的參數(shù)下工作，將持續(xù)采樣得到的數(shù)據(jù)經(jīng)過NCO完成數(shù)字下變頻到基帶，并產(chǎn)生I、O兩路數(shù)字信號。數(shù)字信號經(jīng)過CIC2 2階抽樣濾波器和CIC5 5階抽樣濾波器濾波，再經(jīng)過一個積和形式的RAM系數(shù)濾波器濾波，最后交替將抽樣后的I、Q數(shù)字信號輸出到數(shù)據(jù)FIFO。AD6620輸出的I、Q數(shù)字信號交替寫進(jìn)FIFO后，向DSP發(fā)送中斷，DSP在軟件控制下讀取FIFO 中的數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理。

3、邏輯控制與輸出處理設(shè)計。數(shù)字接收機(jī)的邏輯控制通過FPGA與DSP實(shí)現(xiàn)，F(xiàn)PGA選用EP2SGX60EF1152 芯片，該芯片與數(shù)字下變頻芯片AD6620、DSP TS201以及PCI芯片PLX-9656實(shí)現(xiàn)物理連接，完成數(shù)字接收機(jī)底層硬件控制。DSP TS201通過FPGA訪問DDC數(shù)據(jù)緩存FIFO，讀取采樣數(shù)據(jù)，完成信號處理。系統(tǒng)配置256M SDRAM中，系統(tǒng)總線為64位高速總線，系統(tǒng)內(nèi)各個處理器可以通過該總線共享SDRAM與主機(jī)資源，共享其他處理器核內(nèi)資源，因此該數(shù)字接收機(jī)具有很強(qiáng)的數(shù)據(jù)處理能力。

4、數(shù)字接收機(jī)工作流程。數(shù)字接收機(jī)工作時采樣時鐘由外部輸入，以保證系統(tǒng)工作頻率相參特性，采樣方式可以是連續(xù)采樣或者脈沖觸發(fā)采樣，采樣觸發(fā)可以有外部輸入，也可以由DSP程序開啟。AD6620在用戶程序設(shè)定的參數(shù)下工作，將持續(xù)采樣得到的數(shù)據(jù)經(jīng)過NCO完成數(shù)字下變頻到基帶，并產(chǎn)生I、O兩路數(shù)字信號。數(shù)字信號經(jīng)過濾波后交替將抽樣后的I、Q數(shù)字信號輸出到數(shù)據(jù)FIFO。TigerSHARC TS201 DSP 在軟件控制下讀取FIFO 中的數(shù)據(jù)，并完成基本的數(shù)據(jù)處理，將數(shù)據(jù)通過CPCI總線輸出到數(shù)據(jù)處理終端。

三、結(jié)束語

本文首先介紹了設(shè)備研制背景和研制的目的，然后給出了基于CPCI總線的通用多通道數(shù)字接收機(jī)設(shè)計和實(shí)現(xiàn)，包括原理設(shè)計、關(guān)鍵電路設(shè)計和控制邏輯設(shè)計。

基于CPCI總線的通用多通道數(shù)字接收機(jī)設(shè)計時充分考慮了板卡通用性，集成了高速AD、DDC、FPGA和DSP等多種信號采集與處理單元電路，可編程的開放式接口及通用的CPCI總線結(jié)構(gòu)，使得其能夠廣泛應(yīng)用在雷達(dá)信號處理以及軟件無線電系統(tǒng)的前端A/D變換部分。

參 考 文 獻(xiàn)

[1]丁鷺飛，耿富錄.雷達(dá)原理[M]。西安電子科技大學(xué)出版社，2002

[2]劉書明，羅勇江.ADSP TS20XS系列DSP原理與應(yīng)用設(shè)計[M]。北京：電子工業(yè)出版社，2007。