張瑞生

【摘要】 利用USB總線通用和即插即用的特點，研制了基于USB2.0接口的LVDS數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)利用USB總線來接收被測對象的LVDS數(shù)據(jù)，使其采集、處理更加方便快捷。文中詳細介紹了系統(tǒng)結構，給出了硬件系統(tǒng)設計思想，并對各子模塊的詳細設計進行了闡述。

【關鍵詞】 LVDS USB總線 便攜式 數(shù)據(jù)采集

前言

LVDS數(shù)據(jù)傳輸和接口技術，具有高速度、低功耗、低成本、低誤碼率、低輻射等優(yōu)點，其核心是采用低電壓擺幅（350mV）高速差動傳輸數(shù)據(jù)，實現(xiàn)點對點或者一點對多點的連接，在對信號完整性、低抖動及共模特性要求較高的互聯(lián)系統(tǒng)中得到廣泛應用，已成為高速數(shù)字信號傳輸?shù)膰H通用接口標準。

LVDS對傳輸介質(zhì)要求不高，更有利于惡劣環(huán)境下圖像數(shù)據(jù)傳輸。為方便LVDS數(shù)據(jù)在便攜及特殊情況下的測試，文中設計了基于USB2.0的LVDS數(shù)據(jù)采集系統(tǒng)，通過USB總線連接測試計算機，組成不需外接電源的移動測試系統(tǒng)，避免了常規(guī)測試設備龐大、笨重的缺點，滿足便攜測試需求。

一、數(shù)據(jù)采集系統(tǒng)結構

系統(tǒng)分為5個模塊：LVDS接口模塊、存儲器模塊、USB接口模塊、FPGA處理模塊、電源管理模塊，如圖1所示，主要實現(xiàn)如下功能：

1、LVDS輸入信號緩沖與數(shù)據(jù)轉(zhuǎn)換；

2、采集數(shù)據(jù)的存儲；

3、與上位機的通信接口控制；

4、數(shù)據(jù)采集處理、存儲管理和接口通訊協(xié)議解析；

5、轉(zhuǎn)換產(chǎn)生系統(tǒng)需要的各種電源。

二、接口模塊

LVDS輸入信號經(jīng)緩沖器后直接進入FPGA，在FPGA內(nèi)進行解碼和存儲工作。選用TI公司的SN65LVDS048A，該芯片為400Mbps LVDS信號接收器，輸出標準3V CMOS信號，可直接給FPGA的IO端口。

三、FPGA處理模塊

處理模塊是整個數(shù)據(jù)采集系統(tǒng)的控制核心，選用FPGA實現(xiàn)，具有靈活、可靠、實時性和穩(wěn)定性高等特點。主要包括對LVDS信號的采集和存儲，與各接口之間的數(shù)據(jù)通信，對存儲芯片的控制和數(shù)據(jù)存儲。FPGA直接將采集的數(shù)據(jù)按幀結構存儲到非易失存儲器，以供在空閑時通過USB讀取數(shù)據(jù)；在進行數(shù)據(jù)存儲的同時，將最新一幀數(shù)據(jù)放到緩沖區(qū)中，以供外部接口讀取實時幀的數(shù)據(jù)。

3.1 LVDS采集存儲

LVDS信號經(jīng)過LVDS緩沖器轉(zhuǎn)換為LVTTL信號，直接進入FPGA中，實現(xiàn)信號的解碼和數(shù)據(jù)存儲。FPGA選用Xilinx公司的XC3S200AN。輸入信號在場同步VSYN（高）有效時，根據(jù)時鐘Vclk對數(shù)據(jù)VD進行鎖存和移位，由高到低。在字完成VBYT-SYN的上升沿將移位后的數(shù)據(jù)鎖存到lvdsdata，同時產(chǎn)生寫同步信號。數(shù)據(jù)解碼如圖2所示。利用與數(shù)據(jù)同步的寫信號，在Vclk下將數(shù)據(jù)寫入緩沖FIFO，在VSYN有效后數(shù)據(jù)有效。

3.2與USB及存儲器接口

FPGA與USB總線芯片連接，USB接口的FIFO在非滿狀態(tài)下寫有效，根據(jù)控制信號，在FPGA中獲取命令譯碼，當發(fā)出采集指令時，讀有效，從而將數(shù)據(jù)通過芯片輸出。

FPGA上掛接了兩種存儲器：SDRAM和NAND FLASH，分別用于當前幀實時數(shù)據(jù)和連續(xù)數(shù)據(jù)幀的存儲。SDRAM選用MT48LC16M16A2，具有16M存儲空間，16位數(shù)據(jù)寬度，讀寫速度快。Flash選用兩片8位數(shù)據(jù)寬度，組合成16位數(shù)據(jù)寬度。

四、存儲器模塊

在LVDS數(shù)據(jù)采集系統(tǒng)中，對SDRAM的讀寫控制主要是通過編寫SDRAM讀寫控制器，將SDRAM的讀寫簡化成SRAM的形式，對于連續(xù)存儲區(qū)的存儲和讀取，在進行編碼后通過FPGA內(nèi)建立的異步存儲FIFO-A寫入FLASH。圖3為SDRAM控制器與外部的接口示意圖，右端為與SDRAM對應信號，左端為與FPGA對應系統(tǒng)控制信號。時序仿真如圖4所示。

五、USB接口模塊

采用Cypress公司的CY7C68013A作為USB接口芯片，完成系統(tǒng)維護和數(shù)據(jù)下載等功能，包含驅(qū)動程序、接口單片機程序和與FPGA接口設計。

六、電源管理模塊

采用NS公司的LP3997MM-3.3芯片通過DC-DC轉(zhuǎn)換為整個系統(tǒng)提供+3.3V，再通過LDO轉(zhuǎn)換出所需的1.5V。

七、結束語

本文在充分研究LVDS傳輸特性和USB總線的基礎上，

詳細闡述了USB-LVDS數(shù)據(jù)采集系統(tǒng)總體結構和硬件設計。

經(jīng)過在多型產(chǎn)品的使用和試驗，以其靈巧、便攜、可熱插拔、可靠性高等特點，較原有PCI總線測試系統(tǒng)具明顯優(yōu)勢。

參 考 文 獻

[1] 趙傳猛，一種簡單的SDRAM控制器實現(xiàn)，計算機與數(shù)字工程，Vol.38 No.8，197～200

[2]林剛勇， 馬善農(nóng)，許邦蓮.CY7C68013在數(shù)據(jù)傳輸中的應用[J]微計算機信息， 2007（10 ）：76一75

[3]盛大鵬，基于FLASH的高速大容量存儲器的研究，中國科學院研究生院碩士論文，2008

[4]NS，LVDS用戶手冊（第四版），2008

[5]楊維，高速低壓差分信號傳輸接收電路設計，哈爾濱工業(yè)大學碩士學位論文，2010