王 堯， 余祖俊， 王中衛(wèi)， 李長春

(北京交通大學 機械與電子控制工程學院， 北京 100044)

隨列車運行速度不斷提高，對列車運行安全提出了更高的要求，開展鐵路異物檢測的研究對保證列車安全運行具有非常重要的意義。目前針對高速鐵路中的異物侵限，國內(nèi)外提出了很多的異物檢測技術和方法[1-4]。異物侵限檢測的方式可分為接觸式和非接觸式[5]。接觸式檢測主要采用防護網(wǎng)，通過檢測導線判斷防護網(wǎng)上是否有物體落入。該方式維護工作量大，需要申請?zhí)齑皶r間，效益較低。非接觸式檢測利用雷達、激光、紅外和機器視覺等方式檢測物體的位置和大小。機器視覺以其檢測范圍廣、結構安裝簡單和準確性較高等特點十分適合鐵路現(xiàn)場異物檢測，通過采集視頻圖像進行圖像處理，完成異物的檢測、分類和跟蹤。

目前，已經(jīng)有研究者提出了一些基于圖像處理的異物檢測算法，這些算法通常是以視頻分析中的前景提取算法為基礎，并采用軟件編程實現(xiàn)。部分算法可以實現(xiàn)較好的檢測效果，在視頻數(shù)據(jù)量較少的情況下，處理速度也可以接受，但在同時處理多路視頻時，處理速度將大大下降。鐵路異物檢測系統(tǒng)在沿線安裝了大量相機，通?？梢园习賯€相機，如果所有相機的視頻圖像都集中到監(jiān)控中心利用服務器軟件進行處理，則需要較多數(shù)量的高性能服務器，硬件成本將非常巨大，且可靠性受到影響。若在每個相機端安裝一臺視頻處理計算機，成本將更高。

因此本文提出基于現(xiàn)場可編程門陣列(FPGA)和ARM處理器的鐵路異物檢測硬件平臺。該平臺在相機端對視頻進行處理，實現(xiàn)異物檢測，將檢測結果發(fā)生到監(jiān)控中心，實現(xiàn)視頻圖像的分布式處理。該平臺利用FPGA對圖像進行處理檢測可疑異物并提取異物特征，將可疑異物的特征發(fā)送給ARM，ARM利用模式識別方法對特征進行分類識別，確認異物并對異物進行分類。使得平臺能夠在較高的檢測速度下，保證檢測的準確性。該平臺采用低成本的FPGA和ARM處理器，硬件成本較低，可以在前端大量安裝。

由于FPGA的特點實現(xiàn)較為復雜的算法比較困難，因此應用FPGA進行異物檢測的難點在于算法的硬件實現(xiàn)。近年來，運動目標檢測與跟蹤算法的硬件實現(xiàn)成為了研究熱點[6-10]，但存在算法實現(xiàn)復雜、資源占用大和實時性差等問題。文獻[6]提出了一種運動目標的實時監(jiān)測系統(tǒng)，利用運動目標分割和聚類背景更新模型提取運動目標，但背景更新復雜，影響處理速度。文獻[7]提出了單次掃描連通域標記算法，設計單次掃描邏輯有效實現(xiàn)連通域合并和特征提取，光斑個數(shù)和面積計算正確，但數(shù)據(jù)表和標號合并表需要占用大量存儲資源，對FPGA資源和時序要求較高。文獻[8]提出了基于FPGA的連通域標記算法，借助數(shù)組將標記結果和參數(shù)合并存儲，圖像處理時間短,適合實時檢測，但參數(shù)提取信息少，影響誤警剔除效果，且不利于異物分類和跟蹤。文獻[9-10]提出了基于背景差分的目標位置質心計算的算法，去除中間結果的存儲，圖像處理速度快，精度和速度滿足實時檢測要求，但同樣無法提取更多的異物特征參數(shù)。

針對現(xiàn)有運動目標檢測的FPGA硬件實現(xiàn)方法的不足，本文提出基于FPGA的鐵路異物檢測及特征提取算法，并在搭建的異物檢測平臺上實現(xiàn)。利用背景差分法提取異物目標，并提出了簡化的自適應背景更新模型完成背景的更新，結合文獻[7]和文獻[8]單次掃描連通域標記算法的設計，提出了存儲多參數(shù)的二維數(shù)組結構，建立了基于異物幾何特征的篩選機制完成誤警的剔除，從而滿足實時檢測的要求，多參數(shù)的特征提取可用于異物的分類和跟蹤。

1 鐵路異物檢測硬件平臺結構

鐵路異物檢測硬件平臺由CCD相機、視頻輸入處理器、SRAM(靜態(tài)隨機存儲器)、FPGA和ARM等組成，見圖1。

CCD相機和視頻輸入處理器完成圖像的采集。CCD相機獲取圖像信息，輸出模擬視頻信號，經(jīng)視頻輸入處理器采樣、解碼完成A/D轉換，將數(shù)字視頻信號送入FPGA處理。一幀數(shù)字視頻信號為720×576 Byte、8位256階灰度圖像。此外，解碼產(chǎn)生的視頻同步信號同時提供給FPGA，從而完成視頻有效像素的正確采集。

FPGA主要完成以下4個工作：(1)FPGA通過I2C總線初始化配置視頻輸入處理器控制CCD相機圖像的采集；(2)FPGA產(chǎn)生地址信號和讀寫控制信號給外部SRAM，完成圖像的存儲與讀取；(3)FPGA對采集的圖像進行處理，提取異物的特征參數(shù)(質心坐標、面積、灰度平均值和外接矩形)；(4)FPGA通過基于握手機制的通信協(xié)議將異物特征參數(shù)和圖像數(shù)據(jù)傳給ARM微處理器。

FPGA在整個硬件平臺中起協(xié)處理器的作用，主要任務是對圖像進行處理檢測可疑異物并提取異物特征，將可疑異物的特征發(fā)送給ARM，而ARM處理器作為硬件平臺的主控制器，主要負責高層圖像處理ARM利用模式識別方法對特征進行分類識別，確認異物并對異物進行分類。同時ARM處理器還負責與遠程服務器的通信以及對FPGA采集和處理的控制。本文主要說明FPGA實現(xiàn)異物檢測與特征提取的方法。

2 異物檢測算法

鐵路異物檢測硬件平臺的異物檢測算法流程圖見圖2。

算法的前半部分，即FPGA異物檢測與特征提取由前景提取、背景更新、連通域標記、特征提取和異物的初步判斷5部分組成，它是整個鐵路異物檢測算法的基礎和關鍵技術。其檢測結果和特征提取的準確性直接影響整個監(jiān)測平臺的檢測結果。為滿足這個檢測平臺運行速度的要求，F(xiàn)PGA異物檢測算法需要有較高的檢測速度，同時要保證較高的異物初步檢測的準確性，并對外界環(huán)境(光照，動態(tài)背景等)的變化有較好的適應性，否則會加大ARM處理的負擔，從而降低整體檢測速度。另外為了提高ARM處理器對可以目標識別的準確性，F(xiàn)PGA需要同時、準確地提取可疑目標的多個特征，本文算法提取的特征包括：質心坐標、異物面積、灰度平均值和外接矩形。

前景提取過程利用背景差分法[11]通過設定灰度閾值，提取圖像中的前景，并將圖像進行二值化處理。假設背景幀像素為fb(x,y)，當前幀像素為fc(x,y)，二值化結果為fd(x,y)，如果差分結果大于閾值T，則認定為前景點，否則為背景點，即

( 1 )

背景差分法的關鍵在于得到一個可靠的背景模型。根據(jù)背景差分結果將當前幀像素以一定比例的權重增加到背景像素灰中，即背景像素灰度值由原灰度值與當前幀像素的灰度值線性表示，完成背景的更新操作，從而解決光照、擾動等場景變化對背景模型的影響。情景模型為

( 2 )

式中:α為背景更新系數(shù)，根據(jù)經(jīng)驗和實際需要選取合適的值。

連通域標記算法[13-14]對圖像進行一次從左至右、從上至下的掃描，對圖像每一個像素進行標記，將同一目標的像素點標記成一個區(qū)域，標記為同一個標號的像素認定為連通的。本文采用的4連通算子見圖3，當前像素C四連通域內(nèi)上邊像素A和左邊像素B已經(jīng)完成標記，當對C進行標記時，讀取A和B的標記結果，根據(jù)設定的標記規(guī)則完成標記。

由于異物具有明顯區(qū)別于其他誤警物體的幾何特征[15]，所以提取了異物的多個幾何特征，進而完成異物的初步判斷。本文使用異物的面積大小S1、外接矩形面積大小S2、長寬比P和面積比Q等幾何特征以及異物的平均灰度值G，設定經(jīng)驗閾值，剔除不符合要求的連通區(qū)域，見式( 3 )。如果經(jīng)初步判斷不存在異物，那么繼續(xù)檢測下一幀圖像；否則，F(xiàn)PGA向ARM發(fā)出報警。

( 3 )

式中:xmin、xmax、ymin和ymax為外接矩形極值坐標；sumg為灰度值和，特征參數(shù)的臨界值為經(jīng)驗閾值。滿足條件的連通區(qū)域將作為目標異物并提取其特征參數(shù)，特征參數(shù)包括質心坐標、異物面積、灰度平均值和外接矩形。

其中算法的后半部分目標識別分類、目標跟蹤和異物報警3部分由ARM處理器實現(xiàn)。FPGA發(fā)出報警后，ARM負責圖像的高級處理。根據(jù)FPGA提取的特征參數(shù)，利用支持向量機SVM(Support Vector Machine)分類器完成目標識別分類，區(qū)分列車和異物；如果識別結果為正常行駛的列車，那么給FPGA發(fā)出繼續(xù)檢測下一幀圖像的指令，否則利用卡爾曼濾波器進行目標跟蹤，判斷其是否侵限；如果異物進入了劃定的警戒區(qū)域，那么判斷為侵限異物，ARM通過以太網(wǎng)接口向服務器終端發(fā)出報警信息，否則給FPGA發(fā)出繼續(xù)檢測下一幀圖像的指令。

3 算法的FPGA實現(xiàn)

FPGA異物檢測算法硬件結構見圖4，由5個功能模塊組成：異物檢測算法主控制器、SRAM讀寫控制模塊、目標檢測模塊、連通域標記模塊和異物特征提取控制模塊組成。

3.1 目標檢測模塊

考慮到算法的硬件實現(xiàn)，本文背景差分法選用了固定閾值，根據(jù)目標和背景灰度值的差異完成圖像二值化。該方法計算簡單、運算效率較高、速度快，非常適合FPGA的實現(xiàn)。

背景差分模塊設計1個8位減法器和和1個1位二進制比較器組成的組合邏輯，能完成背景差分和圖像的二值化。為了提高檢測系統(tǒng)處理速度，外部存儲器采用了3塊SRAM的存儲結構，完成數(shù)據(jù)處理的乒乓操作，其中SRAM0存儲背景幀，SRAM1和SRAM2存儲相鄰的兩幀圖像，見圖5。當通過SRAM輸入切換單元將采集的圖像數(shù)據(jù)存入SRAM1時，通過SRAM輸出切換單元讀取SRAM2中的圖像數(shù)據(jù)，并送入背景差分模塊與SRAM0讀取的背景幀圖像進行差分運算。當SRAM2的圖像處理完成，且SRAM1中圖像數(shù)據(jù)寫入完畢之后，SRAM輸入切換單元再次切換，SRAM2存儲下一幀圖像，同時SRAM輸出切換單元再次切換，讀取SRAM1中的圖像進行處理，如此周而復始，從而完成圖像采集與圖像處理并行完成的流水線結構。

根據(jù)式( 2 )的背景更新公式，設計兩個8位乘法器和1個16位加法器組成的組合邏輯獲得背景的更新值。由于α為小數(shù)，而Verilog硬件描述語言不支持小數(shù)數(shù)據(jù)類型，所以需要用特定的方法實現(xiàn)RTL設計中的小數(shù)運算。雖然小數(shù)的定點化表示會降低處理精度，但小數(shù)點位置固定，資源占用少且處理速度快。根據(jù)前期的算法仿真結果，小數(shù)的定點化處理精度可接受，算法性能滿足要求，故選用定點小數(shù)。

考慮到灰度值為8位二進制數(shù)據(jù)，故小數(shù)的表示形式為〈8.8〉，即整數(shù)位數(shù)和小數(shù)位數(shù)都為8位，整數(shù)的表示形式為〈8.0〉，即整數(shù)位數(shù)為8位，小數(shù)位數(shù)為0位。由于并沒有存儲小數(shù)的位置信息，所以需要根據(jù)先前的約定對最后的結果進行截取,見式( 4 )。最后的運算結果為24位，低8位為小數(shù)部分，而利用Verilog的位操作運算截取中間8位即為更新后的灰度值。

〈8.8〉×〈8.0〉+〈8.8〉×〈8.0〉=〈16.8〉

( 4 )

3.2 連通域標記模塊

考慮到硬件實現(xiàn)對于資源和速度的要求，本文采用了基于單次掃描的連通域標記算法，并在掃描過程中記錄下目標的多個特征參數(shù)。見圖4。連通域標記分為連通域標記主控制器、圖像標記模塊、參數(shù)存儲模塊、參數(shù)合并模塊和參數(shù)壓縮模塊5部分。

3.2.1 圖像標記

圖像標記為每個像素標記標號，標號都是非負整數(shù)，背景像素標號為0。相同標號對應的像素屬于同1個連通域，標記完成后把圖像分割成不同區(qū)域。圖像標記對1幀圖像從左至右、從上至下逐像素掃描。

A和B寄存器存儲當前像素鄰域內(nèi)的標號，行標號存儲器用于存儲上1行像素的所有標號，其地址為像素的列坐標。圖像標記控制單元根據(jù)A和B寄存器的標號產(chǎn)生當前像素的標號和等價標號。令當前像素C的二值結果為BinC，標號為LC，等價標號為Ec，上邊像素A標號為LA，左邊像素B標號為LB，當前最大標號為N，標記規(guī)則如下

LC,Ec=

( 5 )

圖像標記控制單元按上述規(guī)則完成標記后，由行列坐標發(fā)生器產(chǎn)生下一個像素的行列坐標值圖像標記。而連通域標記控制器產(chǎn)生鎖存信號，參數(shù)存儲模塊寄存產(chǎn)生的標號、等價標號和行列坐標，用于特征參數(shù)的存儲。

3.2.2 參數(shù)存儲

參數(shù)存儲控制單元根據(jù)寄存的標號和等價標號以及二值化結果，讀取存儲器中的參數(shù)信息，更新參數(shù)信息并寫回參數(shù)臨時存儲器中。本算法采用二維數(shù)組M[i][j]記錄標號、等價關系和特征參數(shù)，即以標號作為列地址，每個列地址中又有9個行地址，每個行地址中存儲一個參數(shù)，第0行存儲等價關系，第1～8行分別存儲x坐標和、y坐標和、面積、灰度值和、x坐標最小值、x坐標最大值、y坐標最小值和y坐標最大值。等價關系存儲在雙端口RAM中，8個特征參數(shù)存儲在8個不同的單端口RAM中，RAM存儲器初始值均為0。

參數(shù)更新過程為：如果當前像素二值結果為0，則不更新存儲器；否則，以標號為地址讀取單端口RAM中的特征參數(shù)，累加行列坐標更新x坐標和sumx、y坐標和sumx，累加像素個數(shù)sum、灰度值和sumg，比較x、y極值坐標和行列坐標更新x、y極值坐標xmin_0、xmax_0、ymin_0和ymax_0，更新式為

( 6 )

式中：L為標號;col為像素列坐標;line為像素行坐標;gray為像素灰度值;xmin_i、xmax_i、ymin_i和ymax_i為原x、y極值坐標。

同時，以標號和等價標號為地址讀取雙端口RAM中的等價關系，根據(jù)更新規(guī)則將參數(shù)更新到正確的地址中。更新規(guī)則如下：

(1) 如果等價標號為0，則確定以標號為地址讀取的等價關系。如果等價關系為0，表示是新的區(qū)域，那么更新到以該標號為地址的雙端口RAM中，此時x、y極值坐標更新為當前行、列坐標；否則更新到以該等價關系為地址的雙端口RAM中。

(2) 如果等價標號不為0，則取以標號和等價標號為地址讀出的兩個等價關系中較小的值為地址更新參數(shù)。

更新過程需要兩個時鐘周期完成，第1個時鐘周期讀取參數(shù)信息，利用上述更新公式完成更新，第2個時鐘周期將更新后的參數(shù)信息寫到對應的RAM中。更新完成后，主控制器通過SRAM讀寫控制模塊讀取下一個像素進行處理。如果此時已經(jīng)處理完整幅圖像，那么主控制器產(chǎn)生開始信號使能參數(shù)合并模塊，對參數(shù)臨時存儲器中的參數(shù)信息進行整理。

3.2.3 參數(shù)合并

參數(shù)存儲完后，以不同的標號為地址中仍存儲著同1區(qū)域的參數(shù)信息，因此需要根據(jù)雙端口RAM中的等價關系對同1區(qū)域的不同部分進行合并，同時需要整理特征參數(shù)，完成合并操作，參數(shù)合并見圖6。參數(shù)合并模塊從地址1到最大標號N開始遍歷二維數(shù)組M[i][j]，重復執(zhí)行L=M[0][L]，直到M[0][L]=L，此時將執(zhí)行操作前的特征參數(shù)與此時地址對應的單端口RAM中的特征參數(shù)進行合并，即更新屬于同一連通區(qū)域的最小標號為地址的列，合并公式與更新公式類似，不再贅述。

3.2.4 參數(shù)壓縮

雖然同一區(qū)域的特征參數(shù)已經(jīng)存儲在最小標號為地址的RAM中，但是RAM大量的地址中存儲著合并前的參數(shù)信息。為了節(jié)約存儲空間，需要對參數(shù)壓縮存儲，參數(shù)壓縮見圖6，參數(shù)壓縮控制單元從地址1到最大標號N以自然數(shù)遞增方式開始讀取RAM中的等價關系，如果讀出的數(shù)據(jù)(等價關系)與地址不一致，則處理下一個地址；否則，標記最終標號并利用除法運算計算質心坐標和灰度平均值，以該標號為地址將參數(shù)信息寫入?yún)?shù)壓縮存儲器中。

令P[m][n]為最終的二維數(shù)組，如果符合上述情況，則P[0][n]執(zhí)行操作

M[0][j]=j;P[0][Label]=j

( 7 )

式中：j為地址;Label代表最終的標號。

當處理一幀圖像后，主控制器產(chǎn)生開始信號啟動參數(shù)合并模塊，即啟動S0-S1-S2過程。當參數(shù)合并完成后，主控制器產(chǎn)生開始信號啟動參數(shù)壓縮模塊，即S0-S1-S3過程。當參數(shù)壓縮完成后，狀態(tài)機回到初始狀態(tài)S0。

3.3 異物特征提取控制模塊

參數(shù)整理完成后，主控制器使能異物特征提取控制模塊，進行異物的初步判斷。該模塊從地址1到最終最大標號以自然數(shù)遞增方式讀取參數(shù)壓縮存儲器，將參數(shù)送入由比較器組成的組合邏輯電路，剔除不符合的連通區(qū)域。異物特征提取過程與參數(shù)壓縮同步進行。

在實際應用中，可以選擇前文所述5個判斷標準中的若干個組合作為篩選條件對異物進行初步判斷。如果不存在異物，那么FPGA不發(fā)出報警信息，切換下一幀圖像繼續(xù)檢測；如果存在異物，那么向ARM發(fā)出報警信息(中斷信號)，并等待ARM指令完成下一步操作。根據(jù)ARM指令的不同，F(xiàn)PGA將執(zhí)行以下不同的操作：即只發(fā)送異物特征參數(shù)、只發(fā)送圖像數(shù)據(jù)、發(fā)送異物特征參數(shù)和圖像數(shù)據(jù)。FPGA與ARM完成數(shù)據(jù)傳輸后，等待ARM信號重新開始異物檢測。

4 實驗結果及分析

整個工程采用模塊化設計，利用Verilog硬件描述語言編寫，在Quartus II 11.1綜合開發(fā)軟件中完成編譯，并在Modelsim中完成功能仿真，最后在鐵路異物檢測硬件平臺上配置實現(xiàn)。FPGA芯片選用Altera公司的低成本FPGA系列Cyclone III，型號為EP3C40Q204C8，工作頻率為50 MHz，處理的圖像大小為720×576 byte，工程資源占用率見表1。

表1 資源占用率

可見，本文提出的硬件實現(xiàn)方法消耗的資源較少，可以采用低成本的FPGA芯片實現(xiàn)。降低了硬件處理平臺的成本，為大批量安裝提供了必要基礎。

為驗證異物檢測算法的效果，在實驗室室外進行了驗證試驗。圖7為室外異物檢測結果，從上到下、從左到右依次為背景幀、當前幀、標記外接矩形框的二值圖像和異物的局部放大圖。由圖7可知，本文采用的異物檢測算法有效的檢測出了異物，并剔除了誤警，實現(xiàn)了異物的初步判斷。

另外，利用PC機上與硬件平臺上完成通信，實時顯示標記有外接矩形框的二值圖像，并在工作空間里存儲FPGA處理得到的異物特征參數(shù)信息和圖像數(shù)據(jù)。利用Matlab編寫驗證程序，對獲取的二值圖像進行軟件處理，并與硬件實現(xiàn)結果進行對比，以驗證異物特征參數(shù)提取的正確性。

圖7中，標記矩形框的目標視為異物，圖中存在2個異物，假定二值圖像中間的異物為異物1，右上角的異物為異物2。FPGA和Matlab處理結果對比見表2和表3，為了簡化對比結果，選取外接矩形一組對角線端點坐標進行對比。

表2 異物1的 FPGA和Matlab處理結果對比

表3 異物2的 FPGA和Matlab處理結果對比

根據(jù)表2和表3的對比結果，對于異物的4項特征參數(shù)，本文采用的算法檢測結果與Matlab處理結果基本一致，只有質心坐標和面積的計算存在極小的誤差，質心坐標的相對誤差均小于0.4%，面積的相對誤差均小于2%，對后續(xù)ARM處理器的識別結果幾乎不產(chǎn)生影響，滿足實際應用要求。

在工作頻率為50 MHz的條件下，F(xiàn)PGA的處理時間為45.8 ms，整個鐵路異物檢測平臺的檢測幀率達到15幀/s，滿足鐵路異物檢測的要求。

為了進一步驗證異物檢測算法的效果和可行性，在北京北站鐵路沿線進行了現(xiàn)場試驗。現(xiàn)場試驗環(huán)境較實驗室環(huán)境更為復雜，光照變化較大，且由于大風等天氣因素影響，容易出現(xiàn)誤檢的情況。圖8為現(xiàn)場試驗選取的背景。

由于正常行駛的列車和行人等其他異物都有可能被初步判斷為異物，進而需要ARM完成異物的識別，現(xiàn)場試驗時分別選取了異物為列車和行人的檢測結果，見圖9。圖9(b)為列車的檢測結果，圖9(d)為行人的檢測結果。

由現(xiàn)場試驗結果看出，本文算法有效檢測出進入鐵路現(xiàn)場的異物，異物的初步判斷準確。雖然試驗現(xiàn)場光照條件多變，但從檢測結果可知，算法有效消除了光線變化對試驗的影響。此外，算法剔除了圖9(a)中存在的誤警，說明基于異物幾何特征的篩選機制準確可靠。異物的多參數(shù)提取可用于異物的識別、分類和跟蹤，從而區(qū)分正常行駛的列車和侵限異物，完成異物檢測的報警?，F(xiàn)場試驗提取的異物特征參數(shù)見表4。

表4 現(xiàn)場試驗提取的異物特征參數(shù)

5 結束語

本文提出了一種基于FPGA的鐵路異物檢測算法。該算法利用背景差分法提取異物目標，通過改進的單次掃描連通域標記完成連通域的提取，并記錄異物的多個特征參數(shù)，最后根據(jù)基于異物幾何特征的篩選機制完成異物的初步判斷。

利用上述算法的鐵路異物檢測硬件平臺首先在實驗室室外進行了驗證試驗，驗證了異物特征參數(shù)提取的正確性和異物檢測的實時性。最后在鐵路沿線進行了現(xiàn)場試驗，能夠有效檢測異物，參數(shù)提取正確，但速度比軟件算法快大約1倍，可以滿足實時檢測的要求。而使用的FPGA資源適中，能在中低密度的FPGA上實現(xiàn)。此外，多參數(shù)的提取可用于異物的分類和跟蹤。

本文對算法進行了如下簡化和修改：背景差分的閾值是根據(jù)經(jīng)驗設定的固定值；背景更新中的更新系數(shù)進行了小數(shù)的定點化操作；沒有設計形態(tài)學處理的模塊，對差分得到的二值圖像缺少腐蝕和膨脹操作，影響連通域的標記結果；將傳統(tǒng)的連通域標記算法的2次掃描改為1次掃描，并在掃描的同時記錄多個特征參數(shù)?；谝陨显?，本算法的運算準確度和精度都要低于軟件，因此FPGA的實現(xiàn)性能有所下降。

參考文獻：

[1] 王彤,史宏,王前,等. 客運專線異物侵限監(jiān)控系統(tǒng)技術的研究[J].鐵路計算機應用,2009,18(7): 8-10.

WANG Tong，SHI Hong，WANG Qian，et al. Research on Intrusion Monitoring System for PDL[J]. Railway ComputerApplication,2009,18(7): 8-10.

[2] NARAYANAN A H，BRENNAN P，BENJAMIN R，et al. Railway Level Crossing Obstruction Detection Using MIMO Radar[C]//Proceedings of European Radar Conference (EuRAD).Pairs: EuRAD,2011:57-60.

[3] MIYAYAMA H，OHYA T，KATORI T，et al. Obstacle Recognition From Forward View Images from Trams[C]//Proceedings of the 11thInternational Conference on Computer System Design and Operation in the Railway and other Transit Systems.Toledo Spain: Wessex Institute Technology,2008:617-627.

[4] 董宏輝，葛大偉，秦勇，等. 基于智能視頻分析的鐵路入侵檢測技術研究[J].中國鐵道科學，2010，31(2):121-125.

DONG Honghui，GE Dawei，QIN Yong，et al. Research on Railway Invasion Detection Technology Based on Intelligent Video Analysis[J]. China Railway Science,2010,31(2): 121-125.

[5] 郭保青，朱力強，史紅梅. 基于快速DBSCAN聚類的鐵路異物侵限檢測算法[J]. 儀器儀表學報，2012，33(2):241-247.

GUO Baoqing,ZHU Liqiang,SHI Hongmei. Intrusion Detection Algorithm for Railway Clearance with Rapid DBSCAN Clustering[J]. Chinese Journal of Scientific Instrument,2012,33(2): 241-247.

[6] KRYJAK T，KOMORKIEWICZ M，GORGON M. Real-time Moving Object Detection for Video Surveillance System in FPGA[C]//Proceedings of IEEE 2011 International Conference on Design and Architectures for Signal and Image Processing. New York: IEEE,2011:1-8.

[7] JOHNSTON C T，BAILEY D G. FPGA Implementation of a Single Pass Connected Components Algorithm[C]//Proceedings of the 4th IEEE International Symposium on Electronic Design,Test and Applications.New York: IEEE,2008: 228-231.

[8] 譚許彬，謝宜壯，陳禾，等. 基于FPGA的連通域標記設計與實現(xiàn)[J].信號處理,2011,27(11):1 729-1 733.

TAN Xubin，XIE Yizhuang，CHEN He，et al. Design and Implementation of the Connected Component Labeling Based on FPGA[J]. Signal Processing,2011,27(11):1 729-1 733.

[9] 余祖俊，王堯，朱力強，等. 多光點位置實時檢測系統(tǒng)及其應用[J].控制理論與應用,2012,29(12):1 537-1 542.

YU Zujun，WANG Yao，ZHU Liqiang,et al. Real-time Measurement System for Central Positions of Multiple Light Spots and Its Application[J]. Control Theory & Applications,2012,29(12):1 537-1 542.

[10] SANCHEZ-FERREIRA C，MORI J Y，LLANOS C H. Background Subtraction Algorithm for Moving Object DETECTION IN FPGA[C]//Proceedings of 2012 VIII Southern Conference on Programmable Logic (SPL). New York:IEEE,2012:1-6.

[11] 孫猛，袁小龍，王麗紅. 基于FPGA的混合高斯背景建模實現(xiàn)[J]. 電子技術應用,2011,37(9): 60-63.

SUN Meng，YUAN Xiaolong，WANG Lihong，et al. Implementation of Real-time Gaussian Mixture Models Based on FPGA[J]. Application of Electronic Technique,2011,37(9): 60-63.

[12] 桑紅石，傅勇，張?zhí)煨?，? 一種適合硬件實現(xiàn)的多值圖像連通域標記算法[J].華中科技大學學報(自然科學版)，2005，33(9): 1-4.

SANG Hongshi，F(xiàn)U Yong，ZHANG Tianxu，et al. A Connected Components Labeling Algorithm for Multi-value Image that Suitable for Realization in VLSI[J]. Journal of Huazhong University of Science and Technology:Nature Science Edition,2005,33(9):1-4.

[13] 馬益杭，占利軍，謝傳節(jié)，等. 連通域標記算法的并行化研究[J].地理與地理信息科學，2013，29(4): 67-71.

MA Yihang，ZHAN Lijun，XIE Chuanjie，et al. Parallelization of Connected Component Labeling Algorithm[J]. Geography and Geo-Information Science,2013,29(4): 67-71.

[14] 龔志成，曾惠翼，裴繼紅. 基于鄰域分析的海洋遙感圖像艦船檢測方法[J].深圳大學學報理工版，2013，30(6): 584-591.

GONG Zhicheng，ZENG Huiyi，PEI Jihong. A Method for Ship Detection Based on Neighborhood Characteristics in Remote Sensing Image[J]. Shenzhen University Science and Engineering，2013，30(6): 584-591.