董小東

（國家知識(shí)產(chǎn)權(quán)局專利局專利審查協(xié)作四川中心，四川 成都 610000）

基于可編程邏輯器件的G.703接口與以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換模塊的設(shè)計(jì)

董小東

（國家知識(shí)產(chǎn)權(quán)局專利局專利審查協(xié)作四川中心，四川 成都 610000）

G.703是電力系統(tǒng)、部隊(duì)系統(tǒng)等國有大型系統(tǒng)中數(shù)據(jù)傳輸網(wǎng)絡(luò)中普遍的接口標(biāo)準(zhǔn)，而以太網(wǎng)則是當(dāng)今現(xiàn)有的最通用的通信協(xié)議標(biāo)準(zhǔn)，二者之間的通訊接口轉(zhuǎn)換具有較強(qiáng)的實(shí)用價(jià)值和意義。為此，提出一種基于可編程邏輯器件的接口轉(zhuǎn)換模塊的設(shè)計(jì)，主要包括轉(zhuǎn)換模塊電路的硬件電路開發(fā)、邏輯算法設(shè)計(jì)。該接口轉(zhuǎn)換模塊的邏輯部分采用可編程邏輯器件進(jìn)行設(shè)計(jì)，具有處理速度快、控制靈活、便于升級(jí)維護(hù)等特點(diǎn)，應(yīng)用效果良好。

G.703；以太網(wǎng)；可編程邏輯器件；硬件設(shè)計(jì)；邏輯設(shè)計(jì)

G.703是電力系統(tǒng)、部隊(duì)系統(tǒng)等國有大型系統(tǒng)中數(shù)據(jù)傳輸網(wǎng)絡(luò)中普遍的接口標(biāo)準(zhǔn)，而以太網(wǎng)則是當(dāng)今現(xiàn)有的最通用的通信協(xié)議標(biāo)準(zhǔn)［1］，二者之間的通訊接口轉(zhuǎn)換具有較強(qiáng)的實(shí)用價(jià)值和意義。G.703是將DCE（數(shù)字通信設(shè)備）連接到數(shù)據(jù)高速同步通信服務(wù)的（ITU）建議，G.703協(xié)議對(duì)各種速率的接口分別定義了功能特性和電氣特性［2］。作為現(xiàn)代電信傳輸網(wǎng)使用的最為通用的傳輸標(biāo)準(zhǔn)接口，具有廣闊的適用基礎(chǔ)。以太網(wǎng)由于其成本低廉，分布廣泛成為IP網(wǎng)中應(yīng)用最多的實(shí)現(xiàn)方式［3］。實(shí)現(xiàn)G.703接口和以太網(wǎng)的數(shù)據(jù)轉(zhuǎn)換，可以大大提升電信網(wǎng)與IP網(wǎng)的語音及其他數(shù)據(jù)融合，實(shí)現(xiàn)不同網(wǎng)絡(luò)之間的資源共享優(yōu)勢互補(bǔ)。

1 系統(tǒng)設(shè)計(jì)

1.1 設(shè)計(jì)概述

圖1是接口轉(zhuǎn)換模塊的通用應(yīng)用場所，符合G.703協(xié)議的硬件設(shè)備。G.703設(shè)備通過轉(zhuǎn)換模塊與以太網(wǎng)交換機(jī)輸出的以太網(wǎng)數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換，極大地方便了用戶在不同網(wǎng)絡(luò)之間的數(shù)據(jù)傳輸。針對(duì)市場中現(xiàn)有的轉(zhuǎn)換模塊基于微處理器實(shí)現(xiàn)轉(zhuǎn)換功能，具有穩(wěn)定性高、功能豐富的優(yōu)點(diǎn)。與此同時(shí)，也帶來了相當(dāng)多的弊端，如產(chǎn)品開發(fā)周期長，成本難以控制，產(chǎn)品升級(jí)維護(hù)難度增大，降低產(chǎn)品的市場競爭力。為克服上述技術(shù)問題，本文選擇可編程邏輯器件實(shí)現(xiàn)，利用可編程邏輯器件的硬件并行優(yōu)勢性能、較短的開發(fā)周期、低廉的開發(fā)成本、較強(qiáng)的穩(wěn)定性以及升級(jí)維護(hù)的便利性等優(yōu)點(diǎn)［4］，大幅度提升該轉(zhuǎn)換模塊的市場競爭力。

圖1 接口轉(zhuǎn)換模塊的通用應(yīng)用場所

1.2 硬件設(shè)計(jì)

該轉(zhuǎn)換模塊主要采用以太網(wǎng)芯片、可編程邏輯器件和G.703接口芯片為主的硬件架構(gòu)，實(shí)現(xiàn)多路G.703數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)的轉(zhuǎn)換處理。該轉(zhuǎn)換模塊的硬件結(jié)構(gòu)如圖2所示，包括核心處理單元、以太網(wǎng)業(yè)務(wù)單元、G.703業(yè)務(wù)數(shù)據(jù)單元、電源單元、時(shí)鐘單元和復(fù)位單元。

圖2 轉(zhuǎn)換模塊的硬件結(jié)構(gòu)

選取可編程邏輯器件FPGA作為核心控制單元。其中，Altera和Xilinx是提供可編程邏輯器件的器件公司，可提供多個(gè)層級(jí)的芯片進(jìn)行選擇，由于Altera公司的QuartusII開發(fā)界面友好［4］，選擇Altera的CycloneIII喜樂的EP3C55芯片作為FPGA數(shù)據(jù)處理芯片。該芯片具備55 856個(gè)邏輯單元、2 396個(gè)RAM以及156個(gè)嵌入式18× 18乘法器。選取美信半導(dǎo)體公司的低功耗的G.703芯片DS21348，支持實(shí)現(xiàn)T1、J1線路接口。該芯片具有多種工作模式，可充分滿足多種設(shè)計(jì)需求［5］。選擇博通公司的以太網(wǎng)業(yè)務(wù)芯片BCM5228，實(shí)現(xiàn)以太網(wǎng)業(yè)務(wù)的處理。作為數(shù)字電路必不可少的電源模塊和時(shí)鐘模塊，性能穩(wěn)定、技術(shù)成熟是選擇芯片的主要參考，基于以上原因選取LT1640芯片作為電源芯片及ICS83081的時(shí)鐘芯片。采用全球最大的電子設(shè)計(jì)技術(shù)、程序方法和服務(wù)供應(yīng)商提供的EDA軟件——Cadence進(jìn)行硬件電路設(shè)計(jì)，Cadence 17.0是cadence公司推出的能夠跨IC、封裝及印制板系統(tǒng)設(shè)計(jì)高性能互聯(lián)。由于該轉(zhuǎn)換單元中的FPGA及以太網(wǎng)業(yè)務(wù)芯片屬于BGA封裝，考慮到產(chǎn)品的信號(hào)完整性，設(shè)計(jì)多層印制板進(jìn)而實(shí)現(xiàn)更好的信號(hào)處理效果，而Ca?dence17.0可以滿足具備多層印制板的工具需求，是設(shè)計(jì)該轉(zhuǎn)換器印制板的首選EDA［6］。

1.3 邏輯設(shè)計(jì)

QuartusⅡ提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；芯片（電路）平面布局連線編輯；LogicLock增量設(shè)計(jì)方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對(duì)原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；功能強(qiáng)大的邏輯綜合工具。Verilog的設(shè)計(jì)初衷是成為一種基本語法與C語言相近的硬件描述語言［7］。本文的邏輯處理部分選擇讓電路設(shè)計(jì)人員更容易學(xué)習(xí)和接受的Verilog作為開發(fā)語言?；具壿嬏幚砹鞒倘鐖D3所示，為了更為高效地實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換，選擇自定義的G.703數(shù)據(jù)包格式包括包前導(dǎo)碼、起始碼、目的地址、數(shù)據(jù)源地址、數(shù)據(jù)長度及幀校驗(yàn)位。

圖3 基本邏輯處理流程

G.703轉(zhuǎn)換以太網(wǎng)數(shù)據(jù)包的邏輯處理過程為：接收G.703接口數(shù)據(jù)，判斷數(shù)據(jù)包是否同步，如果該數(shù)據(jù)同步則對(duì)其安裝標(biāo)準(zhǔn)以太網(wǎng)數(shù)據(jù)格式進(jìn)行打包，其中包括添加數(shù)據(jù)包頭、包類型及計(jì)算循環(huán)冗余碼等處理。其中，數(shù)據(jù)包同步的處理過程如下：首先定義表示數(shù)據(jù)同步的標(biāo)識(shí)碼以及對(duì)端失步標(biāo)識(shí)，對(duì)數(shù)據(jù)包頭進(jìn)行搜索，判斷該包頭是否具有同步標(biāo)識(shí)碼，如果具備該標(biāo)識(shí)，則說明收發(fā)雙向均為同步，則進(jìn)行包頭鎖定，添加同步時(shí)間間隙，穩(wěn)定同步狀態(tài)。部分Verilog代碼如下：

以太網(wǎng)轉(zhuǎn)換G.703數(shù)據(jù)包的邏輯處理過程為：接收以太網(wǎng)數(shù)據(jù)，對(duì)該數(shù)據(jù)進(jìn)行線路標(biāo)識(shí)去除處理，進(jìn)行串行數(shù)據(jù)轉(zhuǎn)換至并行數(shù)據(jù)，驗(yàn)證處理后的以太網(wǎng)數(shù)據(jù)的目的地址及循環(huán)校驗(yàn)是否正確，將正確數(shù)據(jù)進(jìn)行同步處理發(fā)送至G.703數(shù)據(jù)接收端，將錯(cuò)誤數(shù)據(jù)進(jìn)行丟棄，對(duì)代碼編譯仿真后進(jìn)行單板調(diào)試。調(diào)試結(jié)果發(fā)現(xiàn)該轉(zhuǎn)換單元轉(zhuǎn)換效果明顯優(yōu)于現(xiàn)有產(chǎn)品。

2 結(jié)語

該G.703接口與以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換模塊，通過Cadence公司的高效EDA開發(fā)工具進(jìn)行多層印制板的設(shè)計(jì)，在保證信號(hào)完整性的前提下，最大程度地縮減了產(chǎn)品尺寸，根據(jù)Altera公司的可編程邏輯開發(fā)軟件實(shí)現(xiàn)了數(shù)據(jù)業(yè)務(wù)的高效相互轉(zhuǎn)換，縮短了開發(fā)周期，同時(shí)大大提升了系統(tǒng)升級(jí)維護(hù)的便利性。與此同時(shí)，隨著可編程邏輯器件的進(jìn)一步發(fā)展以及印制板生產(chǎn)工藝的提升，該轉(zhuǎn)換器還有進(jìn)一步提升的開發(fā)空間。

［1］王廷堯.以太網(wǎng)技術(shù)與應(yīng)用［M］.北京：人民郵電出版社，2005：1-25.

［2］雷祖康.10Base-T以太網(wǎng)數(shù)據(jù)到G.703E1的轉(zhuǎn)換［J］.產(chǎn)品與市場，2002（3）：108-109.

［3］徐榮，龔倩，鄧春勝.電信級(jí)以太網(wǎng)［M］.北京：人民郵電出版社，2009：1-26.

［4］周孟然.CPLD/FPGA的開發(fā)與應(yīng)用［M］.徐州：中國礦業(yè)大學(xué)出版社，2007.

［5］MAXIM-IC.Application Note 324：T1/E1 Net-work inter?face Design［R］.MAXIM-IC，2004.

［6］Howard W.Johnson，Martin Graham.High-Speed Digital Design：A Handbook Of Black［J］.Prentice-Hall Inc.，1993（5）：42-50.

［7］夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程［M］.北京：北京航空航天大學(xué)出版社，2005.

Data Conversion Module Design of G.703 Interface and Ethernet Based on PLD

Dong Xiaodong
（Patent Examination Cooperation Center of the Patent Office，SIPO，Sichuan，Chengdu Sichuan 610000）

G.703 interface is the normal standard interface in the large communicate system，especially in the elec?tricity or army system.Ethernet is the most popular communicate protocol.There is stronger significant to make com?municate between them.Therefore,we designed the transform module based on PLD,which mainly included the hard?ware circuit development of the conversion module circuit and logic algorithm design.The logic part of the interface conversion module was designed with PLD,which has high processing rate,strong flexibility and update easily.It has good application effect.

G.703；ethernet；PLD：hardware design；logic design

TP391.1；TN79

A

1003-5168(2016)09-0029-03

2016-08-17

董小東（1983-），男，碩士，研究方向：語音識(shí)別。