馬騰飛，季振山，王　勇，張祖超，朱崇銘

(中國科學院 等離子體物理研究所，合肥　230031)

?

EAST電場實時采集與處理系統(tǒng)

馬騰飛，季振山，王勇，張祖超，朱崇銘

(中國科學院 等離子體物理研究所，合肥230031)

摘要：EAST是國家大科學工程實驗裝置，在實驗放電過程中，其周圍有著非常復雜的電場環(huán)境;為了在放電期間達到實時監(jiān)控周圍電場的要求，進而設計了電場實時測量系統(tǒng);該系統(tǒng)在實驗過程中，檢測瞬態(tài)電場的分布及其強度，為電磁兼容(EMC)的設計提供實時的數(shù)據(jù)分析;其硬件架構主要包含單極子電場探頭，光電隔離設備，RAID磁盤陣列以及PXI平臺，軟件主要使用LabVIEW對FPGA進行軟件編程，對數(shù)據(jù)進行實時的采集和處理;經(jīng)過測試，目前該系統(tǒng)可實現(xiàn)單個通道，50 MHz/s采樣率的數(shù)據(jù)采集以及四通道12.5 MHz/s的同步數(shù)據(jù)采集，滿足了對高頻模擬信號進行多通道實時數(shù)據(jù)采集、處理和存儲要求。

關鍵詞：EAST；電磁兼容；數(shù)據(jù)采集；FPGA；實時測量

0引言

EAST裝置是我國自行研制的世界上第一個全超導非圓截面托卡馬克核聚變實驗裝置[1]。該裝置包含數(shù)10個子系統(tǒng)，還有一些內(nèi)部線圈，例如快空電源以及用于加熱的低雜波電流驅動系統(tǒng)、離子回旋頻率范圍系統(tǒng)、中性束注入系統(tǒng)等。EAST放電過程中，每個子系統(tǒng)都會在中央定時系統(tǒng)的控制下有序加入。在實驗運行時，每個子系統(tǒng)的加入都會對電場產(chǎn)生一定的影響。電場瞬態(tài)變化所產(chǎn)生的高電壓會對EAST裝置周圍設備產(chǎn)生電磁干擾，影響實驗放電時間。

EAST電場實時采集與處理系統(tǒng)就是針對在每個子系統(tǒng)加入時，對瞬態(tài)電場產(chǎn)生的影響進行實時測量分析，做好電磁兼容(EMC)設計的準備工作，從而保證實驗過程中的儀器設備都能夠在復雜的電磁場環(huán)境中正常運行[2]。

1系統(tǒng)硬件設計

1.1設計目標

EAST電場實時測量與分析系統(tǒng)設計的目的是為了可以測量在等離子體放電過程中，EAST周圍空間中任何一點的電場變化。復雜的電場變化對硬件設備的穩(wěn)定性要求很高，再加上電場信號頻率的復雜性，這就要求硬件系統(tǒng)可實現(xiàn)的采樣率能夠采集到不同頻段的電場信號，高速的數(shù)據(jù)采集速率不僅對采集設備性能要求很高，產(chǎn)生的大量數(shù)據(jù)，對存儲設備性能也是一個挑戰(zhàn)，這也成為了該系統(tǒng)設計的重點和難點。

1.2硬件選型

整個硬件系統(tǒng)包括NI公司的基于PXI平臺系列產(chǎn)品、用于電場測量的探頭、HBM公司的用于數(shù)據(jù)傳輸?shù)墓怆姼綦x設備。以下對硬件進行詳細介紹:

1)暫態(tài)電場探頭：暫態(tài)電場探頭用于測量瞬態(tài)電場狀況的高精度傳感器。可以將不同頻率的電磁場信號轉換成相應電壓信號，暫態(tài)電場探頭的AF參數(shù)是在其研制過程中由不同頻率的電場信號與對應的電壓信號比值所標定的，即可以測量0~20 MHz頻率范圍。

2)光電隔離設備：為了達到長距離無干擾的信號傳輸，采用了HBM公司型號為ISOBE5600的光電隔離設備，帶寬為25 MHz。

3)采集與存儲設備：本系統(tǒng)的采集硬件用到NI的PXIe系列產(chǎn)品，主要包括PXIe-1082機箱、PXIe-8135控制器、PXIe-7966R板卡、FlexRIO 5751數(shù)字轉換器設備[3]。

PXIe-8135控制器運行上位機程序；PXIe-7966R板卡運行FPGA程序，直接讀取NI 5751轉換后的AD信號[4]，通過PXIe-1082機箱背板總線傳遞給上位機；NI 5751為靈活可配置的I/O模塊，16個模擬通道，14bit的分辨率，最大采樣率為50 MHz；存儲流盤HDD-8265設備參數(shù)為存儲容量24TB，讀寫速率800 Mbps[5]。

1.3硬件架構設計

本系統(tǒng)在設計過程中，考慮到復雜的電場變換對信號傳輸?shù)母蓴_，電場信號在電場探頭測得后，需經(jīng)過光電轉換，再進行高速采集。硬件系統(tǒng)結構的設計如圖1所示，上下分別對應了硬件及其功能。

圖1　硬件系統(tǒng)結構

2系統(tǒng)軟件實現(xiàn)

本系統(tǒng)利用NI LabVIEW進行編程，整個實時測量系統(tǒng)軟件設計分為兩個部分，F(xiàn)PGA程序和Host上位機程序。

2.1FPGA程序

FPGA程序運行在數(shù)據(jù)采集卡FPGA模塊上，是整個采集系統(tǒng)的核心部分，主要負責數(shù)據(jù)的采集與處理。如圖2所示，按照程序的模塊化設計思想，F(xiàn)PGA核心程序按功能主要分為初始化配置模塊、采集數(shù)據(jù)模塊、Ping-Pong操作模塊、數(shù)據(jù)處理模塊以及上傳到Host上位機模塊。下面將就其中主要的幾個模塊進行詳細的分析。

圖2　FPGA核心程序框圖

2.1.1采集初始化配置

FPGA VI程序開始數(shù)據(jù)采集之前需先進行初始化設置，初始化設置主要包括以下幾步：

1)AF系數(shù)：天線系數(shù)AF在主機VI中擬合根據(jù)FFT點數(shù)N計算出變換用天線系數(shù)，通過FIFO由主機傳給FPGA VI，擬合也是程序設計的難點，詳細請見2.2.1節(jié)。

2)采樣率：根據(jù)采集的原始信號設置合適的采樣率，為使采集到的信號能夠平滑地顯示，采樣率至少為原始信號的2倍，本系統(tǒng)采樣率最大為50 MHz?？梢酝ǖ椒诸l處理得到滿足要求的采樣率。

3)觸發(fā)方式：包括軟件觸發(fā)和硬件觸發(fā)[6]。軟件觸發(fā)由上位機給出高電平信號觸發(fā)。硬件觸發(fā)由外部觸發(fā)源給出信號，這樣即可達到同步采集的效果。

2.1.2Ping-Pong操作

由于每秒鐘產(chǎn)生的數(shù)據(jù)量很大，對數(shù)據(jù)流的控制也是該系統(tǒng)設計的難點之一。本文采用Ping-Pong操作的設計思想應用于數(shù)據(jù)流控制，以四通道采集為例，四通道數(shù)據(jù)采集的FPGA核心程序如圖3所示，本系統(tǒng)采用兩個單周期定時循環(huán)，第一個循環(huán)中進行數(shù)據(jù)采集，并寫入終端范圍FIFO中，第二個循環(huán)進行數(shù)據(jù)處理，在第二個循環(huán)中創(chuàng)建一個狀態(tài)機作為輸入數(shù)據(jù)流選擇單元，根據(jù)狀態(tài)變換，從終端范圍FIFO中連續(xù)讀取數(shù)據(jù)，每讀取N個(一幀)則進行一次FFT變換，變換的同時仍可讀取下一幀，第二個循環(huán)的數(shù)據(jù)處理速度要高于第一個循環(huán)的數(shù)據(jù)采集速度，并且要保證其速度差能使得數(shù)據(jù)處理循環(huán)能處理所有數(shù)據(jù)采集循環(huán)采集的數(shù)據(jù)。

圖3Host上位機程序流程圖

為了節(jié)省FPGA資源，本系統(tǒng)將四路采集數(shù)據(jù)連接為兩路數(shù)據(jù)寫入兩個FIFO中——FIFO 0、FIFO 1，數(shù)據(jù)處理循環(huán)采用60 MHz，F(xiàn)FT點數(shù)為1 024個點， FPGA板載時鐘作為定時時鐘源，對板載時鐘源50 MHz做4分頻[7]，這樣數(shù)據(jù)采集速度可達到12.5 MHz/s、FIFO大小為2 048當FIFO 0中的數(shù)據(jù)達到1 024點時，讀取第一幀，4個通道為同步數(shù)據(jù)采集，F(xiàn)IFO 1中的數(shù)據(jù)此時也為1 024個點；讀完1 024個數(shù)據(jù)之后跳到FIFO 1，此時FIFO 1中數(shù)據(jù)為2 048個，因為讀數(shù)據(jù)的時候采集循環(huán)還在不斷的寫入數(shù)據(jù)，即開始讀第二幀數(shù)據(jù)的時候，F(xiàn)IFO 0中又寫入了1 024個數(shù)據(jù)，此時FIFO 1的數(shù)據(jù)為1 024個點，當讀取第三幀的時候又回到FIFO 0，此時兩個FIFO的狀態(tài)和開始讀取第一幀的時候完全一樣，能夠實現(xiàn)無間斷連續(xù)處理。

2.1.3數(shù)據(jù)處理算法設計

對于電場中復雜的電磁信號而言，要想成功地達到還原電磁場信號的目的，必須對不同的頻率信號進行還原。單極子電場探頭的設計原理就是針對于不同頻率信號而設計的，不同的信號頻率對應著不同的天線系數(shù)。

數(shù)據(jù)處理算法的設計是將采集的時域信號轉換成頻域信號，將采集到的電壓信號作N點的逐點快速傅里葉變換，得到N點的FFT[X]。將各頻率點上的值分別與對應已經(jīng)擬合好的天線系數(shù)(AF系數(shù))相乘，即程序框圖中的由上位機傳遞的AF系數(shù)存儲單元。這樣新的一組FFT[X]即為真實的頻域電場信號。對新的FFT[X]再做傅里葉逆變換，即可達到還原時域電場信號的目的，再通過兩個FIFO TO HOST DMA通道傳遞給Host上位機程序進行實時顯示與分析。

2.2Host上位機程序

Host程序運行在PXI控制器上，主要負責創(chuàng)建用戶界面、提供人機接口、初始化參數(shù)設置、天線系數(shù)擬合、控制采集開始和停止等，程序流程如圖3所示，下面將對程序設計模塊的幾個核心模塊進行詳細說明。

2.2.1天線系數(shù)擬合

天線系數(shù)擬合結果的好壞直接影響對電場信號還原的結果。天線系數(shù)擬合主要是對表1中標定的天線系數(shù)在0 Hz~20 MHz的全頻域上擬合出一條最佳的曲線，使其能夠代表該單極子瞬態(tài)電場探頭的天線系數(shù)隨頻率變換的規(guī)律，能夠求得任意頻率點對應的天線系數(shù)值。在曲線擬合中不同的度量標準將導致不同的測量結果，本文采用最小二乘法作為天線系數(shù)曲線的擬合方法。

表1　天線系數(shù)

利用Labview提供的擬合函數(shù)VI，結合給定的天線系數(shù)的標定值，我們采用廣義多項式擬合，擬合的結果如圖4所示。根據(jù)系統(tǒng)采樣率與FFT變換點數(shù)N之間的關系可知在頻點0、df、2df、…、上的天線系數(shù)AF值即為信號處理FFT變換中所需的單極子瞬態(tài)電場探頭的N點AF值。

擬合的天線系數(shù)值個數(shù)與FFT變換的每幀數(shù)據(jù)個數(shù)相等，將擬合的天線系數(shù)值存儲到AF系數(shù)存儲模塊中，供信號處理時使用。

圖4　擬合結果

2.2.2數(shù)據(jù)存儲

本系統(tǒng)高速數(shù)據(jù)流盤程序設計是基于Labview軟件設計中的生產(chǎn)者/消費者模式，如圖5所示，一個循環(huán)(生成者)從主機FIFO中讀取采集數(shù)據(jù)，并將其傳遞至一個隊列結構，在后臺，Labview為隊列在PC內(nèi)存中分配一個存儲模塊，該存儲模塊被用作在兩個循環(huán)間數(shù)據(jù)傳遞的臨時存儲FIFO，另一個循環(huán)(消費者)從隊列結構中讀取數(shù)據(jù)，并將其以二進制文件的形式寫入到RAID磁盤陣列中，在文件格式上，我們采用二進制進行數(shù)據(jù)存儲，相比于其它格式，二進制存儲速率更快。在消費者循環(huán)將數(shù)據(jù)寫入磁盤的同時，生成者循環(huán)可以繼續(xù)采集數(shù)據(jù)，真正的實現(xiàn)并行工作，使程序高效運行。

圖5　數(shù)據(jù)存儲模式

3實驗測試結果

3.1單通道測試結果分析

系統(tǒng)設置采樣率為50 MHz，觸發(fā)方式為軟件觸發(fā)。由信號發(fā)生器產(chǎn)生幅值為±0.5 V，頻率為5 MHz的正弦信號給到采集卡，進行數(shù)據(jù)采集，對應的AF系數(shù)為46.39 dB/m，相應的數(shù)值大約為200 1/m，采集和處理的結果如圖6所示，單周期電場信號為10個采樣點，幅值大約為±100 V/m，測試結果基本滿足系統(tǒng)設計要求。

圖6　單通道測試結果

3.2多通道測試結果分析

系統(tǒng)采樣率設置為12.5 MHz進行同步數(shù)據(jù)采集，觸發(fā)設置為軟件觸發(fā)方式。由信號發(fā)生器給出4路正弦信號，幅值都是±0.5 V，頻率分別為1 MHz、700 kHz、500 kHz、100 kHz作為信號源進行采集。查找表1可知相應頻率對應的AF系數(shù)分別為45.88 dB/m、45.77 dB/m、45.55 dB/m、44.77 dB/m，轉換成相應的數(shù)值分別是200 1/m、194 1/m、188 1/m、174 1/m。再乘以信號的幅值，轉換的電場信號大小分別為±100 V/m、±97 V/m、±94 V/m、±87 V/m左右。從圖7可以看出對于不同頻率信號，在一個周期內(nèi)采集到的點數(shù)是不同的，信號沒有出現(xiàn)丟點失真，驗證了Ping-Pong設計對數(shù)據(jù)流控制的正確性。不同頻率信號乘以對應的AF系數(shù)所得到的信號幅值也是不同的。

圖7　四通道測試結果

圖8　四通道測試頻譜圖

如圖8所示，四通道測試頻譜圖是將采集得到的數(shù)據(jù)做FFT之后得到的頻譜結果，可以看到四路不同頻率的正弦信號對應的電場強度值，誤差在允許范圍內(nèi)，進一步驗證了對于復雜的電場信號，實時數(shù)據(jù)處理算法的可行性。測試結果基本滿足設計求。

4結束語

本文所設計EAST電場實時數(shù)據(jù)采集和處理系統(tǒng)是用于電場實時測量的系統(tǒng)，是一個高速數(shù)據(jù)采集和處理的系統(tǒng)，目的在于實現(xiàn)數(shù)據(jù)的高采樣率、高吞吐量的要求，進而完成對電場的實時監(jiān)測，做好電磁兼容(EMC)的設計工作。本系統(tǒng)通過測試，驗證了程序的可行性，設計基本達到預期目標。

下一步工作，在不超過FPGA資源的前提下進一步增加通道數(shù)，在EAST設備周圍放置更多的電場探頭，從而做到盡可能準確地還原EAST周圍電場情況。

參考文獻：

[1]LuoJR,WangHZ,JiZS,etal.TheDistributedControlandDataSysteminHT-7Tokamak[J].IEEETransactionsonNuclearScience,2002,49 (2);496-500.

[2] 王勇. 磁約束核聚變中微弱信號處理及電磁兼容研究[D]. 北京：中國科學院大學, 2009.

[3] 張宇. 基于LabVIEW的多功能數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)[J]. 自動化儀表，2013，34(8).

[4]NationalInstruments.PXI技術最新發(fā)展與應用[EB/OL]. [2014].http://www.ni.com/data-acquisition/pxi/zhs/NationalInstruments.

[5]PXIe-7966R[EB/OL]. [2014].http://sine.ni.com/nips/cds/view/p/lang/en/nid/210272.

[6]NationalInstrumentsCorporation. 高速數(shù)據(jù)流盤處理：編程與標定[EB/OL]. [2014].http://zone.ni.com/devzone/cda/tut/p/id/6458.

[7] 李春春. 便攜式多通道數(shù)據(jù)采集系統(tǒng)設計[J]. 計算機測量與控制, 2015，23(7)：2492-2494.

[8] 李鵬程, 竇小晶, 何卓,等. 瞬態(tài)電場測量系統(tǒng)的研制與試驗[J]. 電網(wǎng)與清潔能源, 2010(6).

Electric Field Real-time Acquisition and Processing System for EAST

Ma Tengfei, Ji Zhenshan, Wang Yong, Zhang Zuchao, Zhu Chongming

(Institute of Plasma Physics, Chinese Academy of Sciences, Hefei230031, China)

Abstract:The experimental advanced superconducting Tokamak(EAST) is the national large scientific experiment device. The electromagnetic environment around the EAST is very complex during plasma discharge experiment. In order to fully monitor the changes of electric field around the EAST device during plasma discharge, a real-time electric field measurement system has been designed. During plasma discharge, this system measures the transient electric field distribution and strength to provide real-time data analysis for the electromagnetic compatibility (EMC) design. The hardware architecture consists mainly of a monopole electric field probe, photoelectric isolation device, RAID disk array and PXI platform. The system uses the LabVIEW to program on the FPGA for the real-time data acquisition and processing. By testing, it can realize one analog channel, 50 MHz/s sampling rate and make synchronous data acquisition with four analog channels, up to 12.5 MHz/s sampling rate, which is able to meet the demand of acquiring, processing and storing the real-time data in the high-frequency analog signals multi-channel mode.

Keywords:EAST; EMC; data acquisition; FPGA; real-time measurement

文章編號：1671-4598(2016)02-0255-03

DOI：10.16526/j.cnki.11-4762/tp.2016.02.070

中圖分類號：TP274

文獻標識碼：A

作者簡介：馬騰飛(1990-)，男，安徽合肥人，碩士研究生，主要從事計算機控制與數(shù)據(jù)采集方向的研究。

基金項目:國家磁約束核聚變能發(fā)展研究專項(2014GB103000)；中國科學院等離子體物理研究所科學基金(Y35ETY130B)。

收稿日期：2015-08-27；修回日期：2015-09-25。