龔俊亮　朱弘

摘 要：隨著雷達(dá)技術(shù)的不斷發(fā)展，相控陣?yán)走_(dá)波束控制的計(jì)算量越來越大、實(shí)時(shí)性越來越高。本文提出一種基于PowerPC和FPGA的主從處理器架構(gòu)的相控陣?yán)走_(dá)波束控制系統(tǒng)設(shè)計(jì)方法，PowerPC多任務(wù)軟件基于VxWorks實(shí)時(shí)操作系統(tǒng)，相比傳統(tǒng)的波束控制系統(tǒng)，基于PowerPC和FPGA主從處理器結(jié)構(gòu)的波束控制系統(tǒng)具有結(jié)構(gòu)緊湊、功耗低、處理能力強(qiáng)、實(shí)時(shí)性好和資源利用率高的特點(diǎn)。

關(guān)鍵詞：PowerPC；FPGA；相控陣?yán)走_(dá)；波束控制系統(tǒng)

DOI：10.16640/j.cnki.37-1222/t.2016.06.131

1 引言

傳統(tǒng)的雷達(dá)波束控制系統(tǒng)多基于PC104處理器，PC104 處理器通常采用X86架構(gòu)，其存在處理性能較低、功耗大、發(fā)熱量大和接口不豐富等問題。PowerPC是由IBM、Apple和Motorola公司共同設(shè)計(jì)和開發(fā)的，采用RISC架構(gòu)，具有可伸縮性好和方便靈活的特點(diǎn)。PowerPC體系結(jié)構(gòu)基于RISC，將定點(diǎn)計(jì)算、浮點(diǎn)計(jì)算和程序流控制分開，允許各個(gè)功能單元執(zhí)行獨(dú)立的指令，以完成任務(wù)所需時(shí)間最短為目標(biāo)。PowerPC處理能力強(qiáng)，性能優(yōu)異、體積小、重量輕、散熱量小，在航空航天、石油、水利、交通運(yùn)輸、工業(yè)控制、數(shù)控采集等領(lǐng)域獲得了廣泛的應(yīng)用。FPGA作為一種專用集成電路，解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)量有限的缺點(diǎn)，具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。將PowerPC和FPGA結(jié)合的相控陣?yán)走_(dá)波束控制系統(tǒng)能夠充分利用PowerPC的高性能處理能力和FPGA的定制電路設(shè)計(jì)能力，同時(shí)兼顧功耗、成本、設(shè)計(jì)周期等因素，是對(duì)體積要求小、負(fù)載要求輕、計(jì)算能力要求高的相控陣?yán)走_(dá)波束控制系統(tǒng)的有效解決方法。

2 方案設(shè)計(jì)

（1）系統(tǒng)總體架構(gòu)。主處理器為P2020 通用嵌入式雙核處理器，從處理器為XC7K325T FPGA，主處理器基本功能是根據(jù)天線波束指向要求，計(jì)算各天線單元移相器所要求的波控碼，傳輸至每一個(gè)移相器，控制每一個(gè)移相器相位狀態(tài)的轉(zhuǎn)換。從處理器主要完成波控碼值的分發(fā)，可以通過并行或者串行的方式，以減少碼值分發(fā)的時(shí)間。系統(tǒng)總體框圖如圖1所示。系統(tǒng)主要包括電源設(shè)計(jì)、時(shí)鐘設(shè)計(jì)、DDR3 與Flash接口設(shè)計(jì)。

（2）復(fù)位及電源電路設(shè)計(jì)。一個(gè)穩(wěn)定、準(zhǔn)確的電源是系統(tǒng)正常工作的根本保障。該設(shè)計(jì)中需要提供5V（接口芯片）、3.3V（FPGA和PowerPC）、1.0V（FPGA Core）、1.2V（FPGA GTX）、1.8V（FPGA AUX）。電源設(shè)計(jì)的復(fù)雜度可想而知，同時(shí)，為了使系統(tǒng)能夠正常穩(wěn)定工作，上電時(shí)序的設(shè)計(jì)也非常重要。系統(tǒng)采用12V電源輸入，采用四片Linear公司LTM4620將12V轉(zhuǎn)換為模塊各電路單元所需電壓，P2020 處理器在頻率為1000MHz時(shí)，其功耗典型值為5.3W，最大6.5W，XC7K325T依據(jù)在本工程中的應(yīng)用，其功耗約為7.5W，F(xiàn)LASH最大功耗1W，DDR2最大功耗1.2W，再加上其它器件的功耗，波束控制系統(tǒng)模塊最大功耗23w，電源電路的設(shè)計(jì)必須留存足夠的余量。

（3）時(shí)鐘電路設(shè)計(jì)。系統(tǒng)板載有25M、100M兩種有源晶振，以25M晶振為基準(zhǔn)，通過IDT公司的IDT2305NZ時(shí)鐘緩沖芯片進(jìn)行緩沖，再經(jīng)TI公司的CDCM61004時(shí)鐘管理芯片對(duì)IDT2305NZ輸出的25M晶振進(jìn)行倍頻，產(chǎn)生各模塊所需的時(shí)鐘，DDR和FPGA高速口均為125M差分時(shí)鐘；以100M晶振為時(shí)鐘源，產(chǎn)生PowerPC、FPGA、DDR所需的100M時(shí)鐘頻率。

（4）DDR3與FLASH存儲(chǔ)器電路設(shè)計(jì)。采用P2020 SDRAM機(jī)制實(shí)現(xiàn)P2020與DDR3 SDRAM內(nèi)存芯片的通信。選用4片Micro 公司128M*16bits高速COMS同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器MT41J128M16。P2020總線的MDQ0～MDQ63分別接到4片DDR3的DQ0～DQ15上，將其數(shù)據(jù)寬度從16bits擴(kuò)展至64bits。同時(shí)，P2020的地址總線MA00～MA13連接至4片DDR3地址線A0～A13。實(shí)現(xiàn)8k*64bits數(shù)據(jù)的訪問。FLASH芯片選用SPANSION公司的S29GL01GS10TFI010，32位地址總線，大端模式，8位訪問時(shí)從A31為最低位，16位訪問時(shí)從A30為最低位。數(shù)據(jù)位寬16bits。

3 軟件設(shè)計(jì)

雷達(dá)波束控制系統(tǒng)軟件設(shè)計(jì)的操作系統(tǒng)采用Wind River公司的VxWorks6.5版本。VxWorks操作系統(tǒng)是美國Wind River公司1983年開發(fā)的專門為嵌入式微處理器設(shè)計(jì)的一種硬實(shí)時(shí)操作系統(tǒng)，軟件從功能上分，主要是VxWorks操作系統(tǒng)BSP的設(shè)計(jì)和波控程序的設(shè)計(jì)。軟件設(shè)計(jì)層次結(jié)構(gòu)包括Bootrom、VxWorks操作系統(tǒng)、應(yīng)用程序三個(gè)部分。BootRom：主要用于操作系統(tǒng)映像、應(yīng)用程序的加載，運(yùn)行在目標(biāo)機(jī)上，可以通過網(wǎng)絡(luò)RJ45接口、串行RS232接口與宿主計(jì)算機(jī)板卡建立連接這種方式，把操作系統(tǒng)的映像、應(yīng)用程序更新到系統(tǒng)的FLASH存儲(chǔ)設(shè)備中，同時(shí)提供相關(guān)的功能，設(shè)置BOOTROM的啟動(dòng)方式、啟動(dòng)參數(shù)、自身更新BootRom程序。Vxworks操作系統(tǒng)：主要提供嵌入式系統(tǒng)所需要的任務(wù)調(diào)度、同步機(jī)制、中斷處理、文件管理等基本功能、與目標(biāo)機(jī)相關(guān)的設(shè)備驅(qū)動(dòng)。嵌入式VxWorks操作系統(tǒng)內(nèi)核和相關(guān)組件是由WindRiver公司提供的，在波控軟件設(shè)計(jì)中，需提供與操作系統(tǒng)相關(guān)的硬件驅(qū)動(dòng)程序。應(yīng)用程序：應(yīng)用程序?yàn)檫\(yùn)行在VxWorks操作系統(tǒng)之上的波控程序。

4 結(jié)語

本研究針對(duì)相控陣?yán)走_(dá)波控系統(tǒng)的需求，設(shè)計(jì)了基于PowerPC和FPGA的波束控制系統(tǒng)，綜合利用二者的優(yōu)點(diǎn)，使波束控制系統(tǒng)具有結(jié)構(gòu)緊湊、功耗低、處理能力強(qiáng)、實(shí)時(shí)性好等優(yōu)點(diǎn)，為大型相控陣設(shè)備的開發(fā)打下良好的基礎(chǔ)。

參考文獻(xiàn)：

[1]李晉軍，李滔，齊金剛.基于PowerPC+FPGA的視頻處理器設(shè)計(jì)實(shí)現(xiàn)[J].電子工程設(shè)計(jì)，2013（16）：124-127.

[2]周凱，張浩，王曉平.基于PowerPC的嵌入式遠(yuǎn)程數(shù)據(jù)采集與監(jiān)測系統(tǒng)設(shè)計(jì)[J].機(jī)電一體化，2007（03）：30-34.

作者簡介：龔俊亮（1988-），江西豐城人，工程師，主要從事：雷達(dá)波控設(shè)計(jì)。