吉林大學 王仁廣 李捷菲 宮浩然 紀永成

超低功耗高精度電壓基準設(shè)計

吉林大學 王仁廣 李捷菲 宮浩然 紀永成

本文設(shè)計了一款適用于超低功耗SoC的高精度電壓基準模塊。本次設(shè)計的電壓基準模塊創(chuàng)新性的使用了工作于亞閾值區(qū)的MOSFETs來代替?zhèn)鹘y(tǒng)的電路結(jié)構(gòu)。除了用做電阻的工作于線性區(qū)的MOS管之外，其余所有的MOS管均工作在亞閾值區(qū)。仿真結(jié)果表明，整體電路（包含啟動電路）的功耗僅為210nA，電路版圖面積僅為70，在0.7～1.8V的電源電壓范圍內(nèi)，電路都能正常輸出大小為630mV的基準電壓，在-40～125溫度范圍內(nèi)，溫漂系數(shù)TC為16ppm，在1kHz帶寬范圍內(nèi)的電源抑制比PSRR接近50dB。在電源上電以后，電路可以10s內(nèi)快速穩(wěn)定的啟動。

超低功耗；高精度；超小面積；全亞閾值；電壓基準模塊

引言

基準電壓是所有模擬電路中不可缺少的模塊，在大規(guī)模集成電路中有著廣泛的應用。隨著可穿戴電子設(shè)備的普及，對內(nèi)部電子芯片也提出了更高的要求，超低功耗、超小面積成為了一種趨勢。工作在亞閾值區(qū)的MOSFETs能夠很好地滿足要求。因此本文提出了一款適用于超低功耗SoC的高精度電壓基準模塊。相比于傳統(tǒng)的帶隙基準結(jié)構(gòu)，在面積和功耗方面有著巨大的優(yōu)勢。

1. 電路原理介紹

基準參考電壓產(chǎn)生電路的整體架構(gòu)如圖1所示，左半部分為啟動電路，右半部分為基準偏壓產(chǎn)生電路。除了MOS管之外，電路中所有的晶體管都工作在亞閾值區(qū)。該電路通過將兩路具有相反溫度系數(shù)的電壓加和來獲得具有近零溫度系數(shù)的基準參考電壓。

圖1中左側(cè)啟動電路的工作原理為：在電源上電時，基準電壓為低電平，此時管和導通，將的柵端電壓拉高使得管導通，從而和的柵壓被拉至低電平，此時參考電壓產(chǎn)生電路開始工作，啟動電路失去作用。

圖1中右側(cè)為基準電壓產(chǎn)生電路。M3～M6為cascode結(jié)構(gòu)，將和的漏端電壓鉗位在相同電位，工作于線性區(qū)的管作為電阻使用，而工作于亞閾值區(qū)的管和實際上相當于型的三極管，它們一起產(chǎn)生電流。M7～M11的柵源電壓與構(gòu)成了一個閉環(huán)反饋系統(tǒng)。

基準電壓產(chǎn)生電路工作原理：

工作于亞閾值區(qū)的MOS管漏電流公式為：

體管的閾值電壓，n為亞閾值斜率因子。一般當VDS＞0.1V時，亞閾值漏電流公式可以簡化為：

其中VDSR為晶體管MR漏源兩端的電壓差。因此易得：

由于晶體管MR作為電阻使用，工作于線性區(qū)（深三極管區(qū)），因此其阻值為：

進而可得：

由公式8可以看出，基準參考電壓Vref可以寫成柵源電壓VGS7與熱電勢Vr的倍數(shù)相加的關(guān)系。由于閾值電壓VTH具有負溫度系數(shù)而熱電勢VT具有正溫度系數(shù)，因此可以通過調(diào)整晶體管M8～M10的尺寸來獲得近零溫度系數(shù)的基準參考電壓Vref。

閾值電壓與溫度之間的關(guān)系為：

其中VTHO為0K時晶體管的閾值電壓，a為閾值電壓的溫度系數(shù)。

因此基準參考電壓可以寫成：

進而可得VREF的溫度系數(shù)：

因此當：

成立時，可以得到零溫度系數(shù)的基準參考電壓。

圖1 整體電路原理圖

2. 電路仿真結(jié)果

仿真結(jié)果表明，啟動電路支路電流，參考電流，因此整體電路總電流。輸出電壓與溫度關(guān)系如圖2所示，在-40～125溫度范圍內(nèi)，輸出基準電壓僅變化了，溫漂系數(shù)TC為。

輸出基準電壓vref隨電源電壓的變化關(guān)系如圖3所示，在0.7～1.8V電源電壓范圍內(nèi)，電路能夠正常輸出670mV的基準電壓，線性調(diào)整率為3.21mV/V。

在室溫電源供電時的電源抑制比如圖4所示，由圖中可以看出，在帶寬范圍內(nèi)的電源抑制比PSRR超過了。

電源上電時輸出基準電壓的建立過程如圖5所示，由于電路中正反饋環(huán)的存在，使得基準電壓的建立時間得到很大程度的降低。由圖中可以看出，電路在10s內(nèi)可以穩(wěn)定快速的啟動。

圖2 基準電壓隨溫度的變化關(guān)系

圖3 基準電壓隨電源電壓的變化關(guān)系

圖4 在室溫電源供電時的電源抑制比

圖5 電源上電時的建立過程

基準參考電壓產(chǎn)生電路的版圖如圖6所示，版圖尺寸面積僅為：7070m2，本次設(shè)計只采用MOSFETs管，未采用電阻和電容等，使用cascode結(jié)構(gòu)代替運算放大器實現(xiàn)了電壓的鉗位，很大程度上減小了整體芯片的面積。

圖6 整體芯片的版圖設(shè)計

3. 總結(jié)

本次設(shè)計采用華大九天自主EDA軟件Aether，結(jié)合華潤上華0.18m工藝設(shè)計了一款適用于超低功耗SoC的高精度電壓基準模塊。本次設(shè)計的電壓基準模塊創(chuàng)新性的使用了工作于亞閾值區(qū)的MOSFETs來代替?zhèn)鹘y(tǒng)的電路結(jié)構(gòu)，巧妙的利用具有負溫度系數(shù)的MOS管閾值電壓與具有正溫度系數(shù)MOS管柵源電壓相加的方法，來得到近零溫度系數(shù)的基準電壓。除了用做電阻的工作于線性區(qū)的MOS管之外，其余所有的MOS管均工作在亞閾值區(qū)。避免使用了大面積的三極管和電阻，有效的減小了整體芯片的面積和系統(tǒng)功耗。仿真結(jié)果表明，整體電路（包含啟動電路）的功耗僅為210nA，電路版圖面積僅為70，在0.7～1.8V的電源電壓范圍內(nèi)，電路都能正常輸出大小為630mV的基準電壓，在-40～125溫度范圍內(nèi)，溫漂系數(shù)TC為16ppm，在1kHz帶寬范圍內(nèi)的電源抑制比PSRR超過48dB。在電源上電以后，電路可以10s內(nèi)快速穩(wěn)定的啟動。

[1] Chen, Hung-Wei, and Hsuan-Lun Kuo. “A low power supply CMOS bandgap reference voltage generator used current differential amplifier and DTMOST diode.” 2016 International Conference on Applied System Innovation (ICASI). IEEE, 2016.

[2] Shrivastava, Aatmesh, et al. “5.4 A 32nW bandgap reference voltage operational from 0.5 V supply for ultra-low power systems.”2015 IEEE International Solid-State Circuits Conference-(ISSCC) Digest of Technical Papers. IEEE, 2015.

[3] Lee, Chu-Liang, et al. “A low power bandgap voltage reference for Low-Dropout Regulator.” Micro and Nanoelectronics (RSM), 2015 IEEE Regional Symposium on. IEEE, 2015.

[4] Abbasi, Mohammad Usaid, et al. “A high PSRR, ultra-low power 1.2 V curvature corrected Bandgap reference for wearable EEG application.” New Circuits and Systems Conference (NEWCAS), 2015 IEEE 13th International. IEEE, 2015.

[5]Ivanov,Vadim,Ralf Brederlow,and Johannes Gerber.“An ultra low power bandgap operational at supply from 0.75 V.”IEEE Journal of Solid-State Circuits 47.7(2012): 1515-1523.

[6]Ueno,Ken,et al.“A 300 nW, 15 ppm/C,20 ppm/V CMOS voltage reference circuit consisting of subthreshold MOSFETs.”IEEE Journal of solid-state circuits 44.7(2009):2047-2054.

王仁廣（1993-），安徽人，吉林大學碩士研究生。

李捷菲（1994-），女，陜西人，吉林大學碩士研究生。

宮浩然（1994-），男，遼寧人，吉林大學本科生。

紀永成【通訊作者】（1981-），男，吉林人，吉林大學碩士研究生，工程師。