徐文進，田 澤，鄭新建，樓曉強

(1.中航工業(yè)西安航空計算技術研究所;2.集成電路與微系統(tǒng)設計航空科技重點實驗室，陜西 西安 710068)

1394總線物理層芯片虛擬驗證關鍵技術研究

徐文進1，2，田 澤1，2，鄭新建1，2，樓曉強1，2

(1.中航工業(yè)西安航空計算技術研究所;2.集成電路與微系統(tǒng)設計航空科技重點實驗室，陜西 西安 710068)

1394總線支持等時和異步流傳輸事務，具有確定性帶寬、實時數(shù)據(jù)傳輸、拓撲靈活等特點，滿足航空電子系統(tǒng)對總線帶寬、實時性、容錯和可靠性等方面的要求。物理層芯片是1394總線網(wǎng)絡的核心器件，在研制過程中能否對其進行充分驗證，是直接影響其投片成功的關鍵因素之一。文中通過對1394總線物理層芯片進行功能分析，描述了芯片的驗證策略，提出了一種虛擬驗證平臺搭建的關鍵技術。該驗證平臺具有高效率、靈活等特點。通過對數(shù)字邏輯的驗證實施，可以極大地縮短驗證時間，提高驗證效率，節(jié)省驗證人力，并對后續(xù)1394總線相關產(chǎn)品的開發(fā)具有一定參考價值。

1394；PHY；驗證平臺，驗證模型

1 概 述

1394總線支持等時和異步流傳輸事務，具有確定性帶寬、實時數(shù)據(jù)傳輸、拓撲靈活等特點，滿足航空電子系統(tǒng)對總線帶寬、實時性、容錯和可靠性等方面的要求。1394總線物理層芯片(以下簡稱PHY芯片)實現(xiàn)了IEEE1394物理層協(xié)議定義的全部功能，為1394總線的傳輸提供實際接口和物理介質(zhì)，主要功能包括數(shù)據(jù)的發(fā)送和接收、總線仲裁以及提供電氣接口[1]。其結構框圖如圖1所示。

圖1 1394總線物理層芯片結構框圖

虛擬平臺驗證是芯片驗證的常用手段。文中結合PHY芯片設計項目，著重描述了虛擬驗證的驗證策劃、驗證平臺搭建以及驗證實施等關鍵技術及實施過程[2]。

2 驗證策劃

驗證策劃是驗證工作的基礎，在驗證策劃中應該詳細列出所要驗證的功能，以確保設計規(guī)范得到滿足[3]。PHY芯片的驗證策劃是在芯片功能分析的基礎上，所有功能點在虛擬驗證階段得到充分驗證。PHY芯片的虛擬驗證主要使用verilog HDL語言，開發(fā)testbench和testcase給設計施加激勵并觀察其響應來進行。

2.1 PHY功能分析

根據(jù)IEEE1394對物理層協(xié)議的定義，PHY芯片主要實現(xiàn)了tone檢測、速度協(xié)商、同步、拓撲建立、環(huán)檢測、端口低功耗模式、仲裁等功能。

tone檢測：Beta模式采用tone信號來檢測連接和速度協(xié)商。Tone信號為TPA/TPB雙絞線上的電氣信號。節(jié)點上電后，會通過tone信號建立連接，根據(jù)eager Beta算法完成端口Beta或Alpha工作模式的確定。

速度協(xié)商：速度協(xié)商在tone檢測和模式判定后進行，進行速度協(xié)商的目的就是將兩個連接端口的端口速度協(xié)商一致，以便它們能夠進行正常的操作。

同步：在端口連接后，端口開始進行同步過程。端口向?qū)Φ榷丝诎l(fā)送TRAINING配置請求。對等端口也開始同步過程并且發(fā)送TRAINING配置請求。當接收到TRAINING符號序列時，端口將會與接收到的字符流同步。端口在獲得位同步與字符同步后，將其解擾器與對等端口發(fā)送端的加擾器狀態(tài)同步。在端口descrambler training后完成本地同步，在確定對等端口也同步后，端口間建立同步。

拓撲建立：同步完成后，節(jié)點的活動端口間進行樹標識過程，完成子端口或父端口的標識；其后進行自標識，為每個節(jié)點分配唯一的ID號。自標識過程各節(jié)點通過發(fā)送自標識包，網(wǎng)絡上的各節(jié)點均可收到任意其他節(jié)點發(fā)出的自標識包，通過該包的分析可獲知1394網(wǎng)絡的拓撲結構。

環(huán)檢測：由于總線上節(jié)點的接入和移除都會形成新的總線拓撲，可能會導致網(wǎng)絡中形成環(huán)路。因此，在節(jié)點接入時，總線必須對新增端口進行環(huán)路檢測。如果節(jié)點的接入未造成環(huán)路，則允許正常接入，否則斷開這個端口，從而確保網(wǎng)絡不存在環(huán)。

仲裁：當任何一個總線上的節(jié)點想要執(zhí)行一個事務時，它必須要獲得總線的使用權。仲裁的功能就是決定哪一個請求總線使用權的節(jié)點能獲得根節(jié)點的授權，確保在同一時間僅有一個節(jié)點控制總線上傳輸數(shù)據(jù)，是PHY控制器的核心控制單元[4]。

2.2 驗證策略

通過分析PHY芯片的功能行為，首先制定了虛擬驗證目標：由于PHY芯片包括數(shù)字邏輯和模擬Serdes兩部分，而模擬Serdes的功能及電氣特性通過電路仿真進行，所以PHY芯片虛擬驗證只能驗證數(shù)字邏輯部分。PHY芯片虛擬驗證分為基本資源驗證和功能驗證?；举Y源驗證是通過主機接口模型來模擬主機軟件行為，以達到對芯片內(nèi)部可訪問資源進行驗證的目的。而對于功能驗證，可以通過主機接口模型、本地Link模型和遠程節(jié)點模型產(chǎn)生各類型的數(shù)據(jù)包，然后把這些數(shù)據(jù)激勵施加在待測邏輯上，以達到芯片內(nèi)部功能的驗證。

3 驗證平臺搭建

1394總線物理層芯片驗證平臺如圖2所示。

其搭建的原則是按照驗證規(guī)范，通過開發(fā)相應的驗證組件來模擬芯片實際工作時的周邊元件，使平臺盡量接近芯片實際的運行環(huán)境，能夠模擬盡可能多的工作場景[3，5-6]。該平臺集成了4個1394節(jié)點構成一條1394總線，其中三個遠程節(jié)點由驗證組件ASM和CSM構成，實現(xiàn)了1394總線協(xié)議物理層全部功能。本地節(jié)點由要驗證的PHY芯片數(shù)字邏輯(圖中PHY1394B)、LSM以及模擬Serdes模型構成[7-9]。下面將描述驗證平臺中各部分的作用[10-11]。

(1)LSM：鏈路層模型。該模型可以模擬ALink或BLink進行工作，用于根據(jù)Host主機的指示發(fā)送相應類型的請求，或接收從PHY發(fā)送來的包和狀態(tài)信息，以及發(fā)送主機所指定的包。

(2)PHY1394：待測PHY芯片數(shù)字邏輯代碼。

(3)Serdes：PHY的Serdes部分仿真模型用于模擬PHY中Serdes部分的模擬電路工作，可實現(xiàn)S100，S200，S400，S800的Beta類型Serdes的功能。

(4)ASM：對等節(jié)點PHY模擬部分與Serdes相同的模型，與待測的PHY節(jié)點形成連接。

(5)CSM：對等節(jié)點模型，用于仿真一個1394節(jié)點或一個子網(wǎng)。在Host控制下與運行其上的CS(Cable SoftWare)一起實現(xiàn)一個子網(wǎng)絡或節(jié)點的所有功能，在主機軟件的控制下，與ASM一起作為串行總線的節(jié)點使用，可以配置為多個端口(最多16個)，也可以模擬一個子網(wǎng)絡。

(6)CS：對等節(jié)點軟件，運行于CSM之上，用于控制對等節(jié)點的操作。

(7)Host：主機控制軟件。該模塊是測試平臺的最高軟件層，用于配合testcase完成PHY的測試，提供了供LSM和CSM等調(diào)用的一系列函數(shù)，完成激勵施加、響應檢查，并輸出測試結果。

(8)Test case：具體的測試用例。

(9)Memory：存儲CSM和LSM模型發(fā)送或接收的數(shù)據(jù)。

(10)Protocol Monitor：協(xié)議監(jiān)視器直接對PHY中的信號進行檢測。主要關注請求處理過程，直接將數(shù)據(jù)發(fā)送到PHY的Port Controller的輸入端，并且訪問寫請求的處理和授權。包括Phy-Link接口檢測、協(xié)議檢查、環(huán)路檢測和端口檢測。

4 驗證實施

此處以PHY芯片在ALink模式下包發(fā)送的驗證為例，結合前文所述驗證平臺，說明驗證的實施過程[12-14]。該驗證項的目的是PHY具有發(fā)送基本包的能力。

驗證實施過程依照如下步驟，該驗證項總線拓撲結構如圖3所示。

圖3 驗證拓撲結構

(1)上電復位，總線初始化，LSM向PHY分別發(fā)送一個S100、S200、S400的異步包請求，等待該異步包得到授權，完成包發(fā)送和接收并比較包接收結果。

(2)根節(jié)點發(fā)送cycle start請求，隨后發(fā)送cycle start包，其他節(jié)點接收cycle start包。

(3)總線進入等時周期，PHY連續(xù)發(fā)送6個等時請求，包速率分別為S100、S100、S200、S200、S400、S400，速率相同的兩個包一組。包格式分別為異步讀數(shù)據(jù)塊請求包、異步寫數(shù)據(jù)塊請求包、等時數(shù)據(jù)塊包、異步寫數(shù)據(jù)塊請求包。

(4)等待一個子務間隔，判斷測試過程中是否出錯，如果沒有錯誤，則場景通過。

其他驗證項的實施與上述過程基本類似，均在虛擬驗證平臺各組件的協(xié)同工作下執(zhí)行。

整個驗證平臺的開發(fā)采用了分層的概念，平臺開發(fā)人員和testcase編寫人員相互獨立。這樣做的好處是測試人員可以不用了解驗證環(huán)境，就可以通過配置不同的1394總線網(wǎng)絡拓撲結構，選擇不同的包格式、速度等設置項，快速寫出各種testcase，對PHY芯片進行充分驗證。

5 結束語

文中通過對1394總線物理層芯片進行功能分析，明確了其驗證策略，詳細描述了虛擬驗證平臺的搭建過程。通過驗證實施發(fā)現(xiàn)，該驗證平臺具有高效率、靈活等特點，可以極大地縮短驗證時間，提高驗證效率，從而節(jié)省了驗證的人力和時間。

[1] IEEE Std 1394TM-2008 IEEE standard for a high-performance serial bus[S].[s.l.]:IEEE,2008.

[2] 申 敏，曹聰玲.基于SoC設計的軟硬件協(xié)同驗證技術研究[J].電子測試，2009(3)：9-12.

[3] Lam W K.Hardware design verification:simulation and formal method-based approaches[M].[s.l.]:Prentice Hall PTR Publisher,2005.

[4] 汪國有，王至勉，何曉翔,基于FPGA的IEEE1394物理層控制器設計與實現(xiàn)[J].微計算機信息，2004,20(7):73-75.

[5] 郭 蒙，田 澤，蔡葉芳,等.1553B總線接口SoC驗證平臺的實現(xiàn)[J].航空計算技術，2008，38(6)：99-101.

[6] 吳曉成，田 澤，郭 蒙，等.AFDX交換芯片虛擬驗證關鍵技術研究[J].計算機技術與發(fā)展,2013,23(8):177-180.

[7] Wolberg G.Digital image warping[M].Los Alamitos,California:IEEE Computer Society Press,1990:208-209.

[8] Device control register bus 3.5 architecture specifications[M].[s.l.]:IBM,2006.

[9] On-chip peripheral bus architecture specifications[M].[s.l.]:IBM,2001.

[10] 李 哲，田 澤，張榮華.AFDX網(wǎng)絡交換機芯片關鍵性能驗證方法研究[C]//第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇文集.出版地不詳：出版者不詳，2012：483-486.

[11] 田 靖，田 澤.AFDX-ES SoC虛擬仿真平臺的構建與應用[J].計算機技術與發(fā)展，2010，20(8)：192-194.

[13] 華為技術有限公司.一個成功的百萬門級芯片驗證平臺[J].中國集成電路，2005(6)：36-43.

[14] 吳英攀，于立新，薛 可，等.基于層次化驗證平臺的存儲器的控制器功能驗證[J].微電子學與計算機，2009(2)：25-28.

Research on Key Technology of 1394 Bus PHY Chip Virtual Verification

XU Wen-jin，TIAN Ze，ZHENG Xin-jian，LOU Xiao-qiang

(Key Laboratory of Aeronautics Science and Technologyof Integrated Circuit and Micro-system Design,AVIC Computing Technique Research Institute,Xi’an 710068,China)

1394 bus supports isochronous and asynchronous transaction of flow transmission,which has the characteristics of certain bandwidth,real-time data transmission and flexible topology,meeting the requirements of avionics system to bus bandwidth,real-time,fault tolerance and reliability.Physical layer chip is the core device of the IEEE1394 buses.In the whole development process of the chip,the ability to fully verify its direct impact on the final tape-out is crucial.In this paper,the function of the 1394 bus physical layer chip is analyzed,and the verification strategy is described,and a kind of key technologies of virtual verification platform is put forward.This verification platform has high efficiency,flexibility and so on.Through the implementation of digital logic,it can shorten the time of verification,improve the efficiency of verification,save the human resources,and have a certain reference value for the development of the 1394 bus related products.

1394;PHY;verification platform;verifying model

2014-10-13

2015-01-15

時間：2016-05-05

中國航空工業(yè)集團公司創(chuàng)新基金(2010BD63111)

徐文進(1983—)，男，工程師，研究方向為集成電路設計與驗證；田 澤，研究員，中國航空工業(yè)集團首席技術專家，研究方向為SoC設計、嵌入式系統(tǒng)設計、VLSI設計等。

http://www.cnki.net/kcms/detail/61.1450.TP.20160505.0814.010.html

TP39

A

1673-629X(2016)05-0162-03

10.3969/j.issn.1673-629X.2016.05.035