王水魚，王 偉

(西安理工大學(xué)，陜西 西安 710048)

基于AD7606的智能電網(wǎng)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

王水魚，王 偉

(西安理工大學(xué)，陜西 西安 710048)

鑒于智能化變電站設(shè)備中的多路電流和電壓的測(cè)量和監(jiān)控需求，設(shè)計(jì)了一種基于AD7606的多通道數(shù)據(jù)采集系統(tǒng)。詳細(xì)介紹了16位、8通道模數(shù)轉(zhuǎn)換芯片AD7606的工作特性及常用工作方式設(shè)置，以此為基礎(chǔ)設(shè)計(jì)了以現(xiàn)場(chǎng)可編程門陣列(Field-ProgrammableGateArray，F(xiàn)PGA)為核心控制器的模/數(shù)轉(zhuǎn)換的控制和信號(hào)傳輸?shù)能浖a。該系統(tǒng)可通過(guò)串口總線與PC之間實(shí)現(xiàn)數(shù)據(jù)交換，適用于智能電網(wǎng)中電力系統(tǒng)參數(shù)的采集。

數(shù)據(jù)采集；多通道；AD7606；FPGA;

0 引言

當(dāng)今世界電力系統(tǒng)發(fā)展和變革日新月異，進(jìn)入21世紀(jì)，智能電網(wǎng)成為最新動(dòng)向，并逐步成為一項(xiàng)龐大的系統(tǒng)工程。智能電網(wǎng)就是電網(wǎng)的智能化，它是融合了現(xiàn)代先進(jìn)的傳感測(cè)量技術(shù)、通信技術(shù)、信息技術(shù)、計(jì)算機(jī)技術(shù)、控制技術(shù)以及先進(jìn)的決策支持系統(tǒng)技術(shù)，與物理電網(wǎng)高度集成，以特高壓電網(wǎng)為骨干網(wǎng)架，以各電壓等級(jí)電網(wǎng)協(xié)調(diào)發(fā)展的堅(jiān)強(qiáng)電網(wǎng)為基礎(chǔ)而形成的新型電網(wǎng)[1]。

高性能模擬數(shù)字轉(zhuǎn)換器ADC提供了可以滿足智能化變電站系統(tǒng)所需的性能和分辨率，它的使用使信號(hào)處理技術(shù)日益增強(qiáng)，從而使系統(tǒng)的穩(wěn)定性不斷提高。AD7606是ADI公司生產(chǎn)的一款16位8通道同步采樣ADC，具有優(yōu)異的信噪比(Signal-NoiseRatio,SNR)，并且可以通過(guò)過(guò)采樣模式進(jìn)一步提高SNR。智能化變電站系統(tǒng)中往往包含多個(gè)電流/電壓互感器，對(duì)ADC的通道數(shù)的需求較多。

AD7606多通道的集成使得多路電壓/電流的監(jiān)控和測(cè)量變得輕松，可以更加方便地對(duì)電力線路上可能發(fā)生的各種異常事件進(jìn)行實(shí)時(shí)檢測(cè)和管理，實(shí)現(xiàn)變電站的管理智能化、測(cè)量數(shù)字化和功能綜合化，順應(yīng)智能化系統(tǒng)發(fā)展方向，確保電力系統(tǒng)的安全穩(wěn)定運(yùn)行[2]。

1 硬件電路設(shè)計(jì)

本設(shè)計(jì)以Altera公司EP4C系列EP4CE15F23C8型芯片F(xiàn)PGA為采集模塊控制核心，用于接受PC下發(fā)的采集命令，上傳多通道采集數(shù)據(jù)。EP4C系列FPGA部邏輯資源豐富、配置靈活、處理速度高，可以滿足多路信號(hào)的高速采集與處理需求，尤其適用于對(duì)實(shí)時(shí)性、可靠性要求嚴(yán)格的應(yīng)用中。

1.1A/D轉(zhuǎn)換芯片AD7606

AD7606為16位同步采樣ADC，每個(gè)芯片有8個(gè)采集通道，所有的通道均能以200kS/s的速率進(jìn)行采樣。它不需要正負(fù)雙電源，而是采用5V單電源供電，并支持雙極性信號(hào)輸入，輸入范圍可選±5V、±10V，同時(shí)模擬輸入端箝位保護(hù)電路可以承受最高達(dá)±16.5V的電壓，具有1MΩ模擬輸入阻抗的輸入緩沖器。它采用2.5V基準(zhǔn)電壓源，提供了過(guò)采樣和數(shù)字濾波功能。通過(guò)管腳OS[2:0]可以設(shè)置過(guò)采樣倍數(shù)(OSR)為:×2,×4,×8,×16,×32,×64。AD7606具有并行接口、高速串行接口和并行字節(jié)接口，可以直接與FPGA相連，從而實(shí)現(xiàn)電壓、電流數(shù)據(jù)的同步采集功能[3]。

1.2AD7606硬件配置方式及其與FPGA接口

(1)設(shè)置RANGE=0，設(shè)置模擬輸入范圍是±5V。

(2)設(shè)置PAR/SER/BYTESEL=0，選擇使用并行接口模式。

(3)將CONVSTA與CONVSTB短接，所有通道同步采樣。

(4)設(shè)置REFSELECT=1，使用內(nèi)部基準(zhǔn)電壓。

AD7606與FPGA接口電路如圖1所示。

圖1 AD7606與FPGA接口電路圖

2 系統(tǒng)軟件設(shè)計(jì)與實(shí)現(xiàn)

本數(shù)據(jù)采集系統(tǒng)采用VerilogHDL編程，在頂層模塊中例化3個(gè)子模塊，分別是AD7606模塊、Volt_cal模塊、UART模塊。系統(tǒng)軟件整體結(jié)構(gòu)如圖2。

圖2 FPGA軟件模塊結(jié)構(gòu)圖

2.1AD7606模塊

圖3 并行模式AD7606時(shí)序圖

2.2Volt_cal模塊

AD7606的輸出編碼方式為二進(jìn)制補(bǔ)碼。所設(shè)計(jì)的碼轉(zhuǎn)換在連續(xù)最低有效位(LeastSignificantBit,LSB)整數(shù)的中間(即1/2LSB和3/2LSB)進(jìn)行。AD7606的LSB大小為FSR(滿量程)/65 536。AD7606的理想傳遞特性如圖4所示。

圖4 AD7606傳遞特性

本系統(tǒng)設(shè)置RANGE=0, 即模擬輸入范圍是±5V。可知1LSB=5V/32 768=0.15mV。Volt_cal模塊把從AD7606模塊采集到的16bit的數(shù)據(jù)進(jìn)行適當(dāng)轉(zhuǎn)換：bit[15]轉(zhuǎn)換為正負(fù)符號(hào)，bit[14:0]先通過(guò)以下的公式轉(zhuǎn)換成電壓值，再把十六進(jìn)制的電壓值轉(zhuǎn)換成20bitBCD碼，然后把8路數(shù)據(jù)的符號(hào)和電壓值傳輸給UART模塊進(jìn)行發(fā)送[4]。

VIN=(CODE×5V)/32768

2.3UART串口發(fā)送模塊

此模塊根據(jù)UART串口發(fā)送協(xié)議，依次將8路的電壓值通過(guò)串口總線發(fā)送到PC,在上位機(jī)軟件上可以觀測(cè)采集到的電壓值。

串口的發(fā)送時(shí)鐘通過(guò)50MHz的片上時(shí)鐘分頻得到，發(fā)送的波特率采用9 600b/s。

3 系統(tǒng)測(cè)試及性能分析

表1為8個(gè)通道(CH1～CH8)對(duì)四個(gè)模擬電壓值的測(cè)試結(jié)果， 第一列基準(zhǔn)電壓為高精度數(shù)字萬(wàn)用表測(cè)量的數(shù)據(jù)，后面8列為AD7606采集的結(jié)果。

表1 8個(gè)通道采集數(shù)據(jù)與基準(zhǔn)值對(duì)比 (mV)

通過(guò)外加電壓和高精度的電壓表的測(cè)量比較，在-5V～+5V電壓輸入范圍之間AD7606的實(shí)際測(cè)量誤差在2mV以內(nèi)，符合設(shè)計(jì)需求。

在本系統(tǒng)中，尚未使用過(guò)采樣倍率使能過(guò)濾器來(lái)提高AD的精度，在對(duì)采樣的速度要求不高的情況下，可以在程序里采用設(shè)置過(guò)采樣倍率的方法，進(jìn)一步提高采樣的精度[5]。

4 結(jié)論

本方案設(shè)計(jì)了一個(gè)基于AD7606的8路模擬電壓/電流信號(hào)的數(shù)據(jù)采集系統(tǒng)，通過(guò)并聯(lián)AD7606芯片，還可以實(shí)現(xiàn)16路甚至更多通道的數(shù)據(jù)采集。這種方案不僅可以通過(guò)串口總線或者以太網(wǎng)上傳實(shí)時(shí)的數(shù)據(jù)到PC，也可以利用FPGA強(qiáng)大的數(shù)據(jù)處理能力在本地把采樣數(shù)據(jù)按照標(biāo)準(zhǔn)的數(shù)據(jù)傳輸協(xié)議進(jìn)行組幀發(fā)送給合并單元。將FPGA與AD7606結(jié)合，進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，可以簡(jiǎn)便、高速地實(shí)現(xiàn)多路數(shù)據(jù)采集和處理，具有體積小、結(jié)構(gòu)簡(jiǎn)單、數(shù)據(jù)處理能力強(qiáng)的優(yōu)點(diǎn)，在智能電網(wǎng)系統(tǒng)具有很大的應(yīng)用價(jià)值。

[1] 于克泳,孫建軍.新一代16位8通道同步采樣ADC-AD7606在智能電網(wǎng)中的應(yīng)用[J].電子產(chǎn)品世界,2010,17(10):63-65.

[2] 童寧. 基于FPGA的電子式互感器數(shù)據(jù)采集系統(tǒng)[D].武漢：華中科技大學(xué),2013.

[3] 吳騫.AD7606在電力系統(tǒng)參數(shù)采集中的應(yīng)用與設(shè)計(jì)[J]. 電子世界,2012(21):68-69.

[4] 丁國(guó)成,甄超,孫明利,等. 基于FPGA技術(shù)的高精度電子式互感器采集系統(tǒng)的設(shè)計(jì)[J]. 安徽電力, 2015(2):18-20.

[5] 陶海軍,張一鳴,曾志輝，等.基于AD7606的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].工礦自動(dòng)化,2013，39(12):110-113.

DesignofsmartgriddataacquisitionsystembasedonAD7606

WangShuiyu,WangWei

(Xi’anUniversityofTechnology,Xi’an710048,China)

Inviewoftherequirementofthemeasurementandmonitoringofmulti-channelcurrentandvoltageintheintelligentsubstationequipment,amulti-channeldataacquisitionsystembasedonAD7606isdesigned.Thispaperintroducestheworkingcharacteristicsandthesettingofcommonworkingmodeofthe16bit,8channelADCchipAD7606indetail.Basedonthis,thesoftwarecodeforthecontrolandsignaltransmissionofanalog/digitalconverterwithFieldProgrammableGateArray(FPGA)asthecorecontrollerisdesigned.ThesystemcanrealizedatatransmissionbetweenserialbusandPC,whichissuitableforthecollectionofpowersystemparametersinsmartgrid.

dataacquisition;multi-channel;AD7606;FPGA

TM

ADOI： 10.19358/j.issn.1674- 7720.2016.22.002

王水魚，王偉. 基于AD7606的智能電網(wǎng)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].微型機(jī)與應(yīng)用，2016,35(22)：8-10.

2016-05-26)

王水魚(1958-)，男，副教授，主要研究方向: 信號(hào)采集系統(tǒng)與電子測(cè)量技術(shù)。

王偉(1991-)，通信作者，男，碩士研究生，主要研究方向: 信號(hào)采集系統(tǒng)與電子測(cè)量技術(shù)。E-mail: 574193276@qq.com。