數(shù)模混合電路的PCB抗干擾設計

郭銳

(中國電子科技集團公司第二十研究所，陜西 西安 710068)

摘要：數(shù)?；旌想娐稰CB設計中，如何消除電磁干擾是一個難題。印制板抗電磁干擾設計能提高線路本身的抗干擾能力，減少電磁輻射，從而保證電路系統(tǒng)工作的可靠性，保證設備電磁兼容性?，F(xiàn)通過對干擾源、干擾對象和干擾途徑的分析，依據(jù)PCB設計實例，探討了利用PCB設計抑制和消除干擾的方法。

關鍵詞：數(shù)?；旌想娐罚桓蓴_；EMC

收稿日期:2015-05-28

作者簡介：郭銳(1981—)，男，陜西人，工程師，研究方向：信號處理。

0引言

現(xiàn)代電子產(chǎn)品中，許多PCB模塊不再是單一的功能電路，更多地出現(xiàn)了由數(shù)字電路和模擬電路混合構成的模塊。數(shù)據(jù)由模擬電路接收采集取得，而在數(shù)字電路中實現(xiàn)數(shù)字化的控制處理。所以一塊PCB上同時出現(xiàn)的數(shù)字電路和模擬電路之間的電磁兼容(EMC)問題也就必然出現(xiàn)，電磁干擾(EMI)成為了電路設計的難點。要更大程度地消除其影響，電路板的抗干擾就顯得十分重要。

印制板抗電磁干擾設計能提高線路本身的抗干擾能力，減少電磁輻射，從而保證電路系統(tǒng)工作的可靠性，保證設備電磁兼容性。在印制板上直接采用抗EMI設計，比在其他方面采取措施更具可靠性、穩(wěn)定性、經(jīng)濟性。

1干擾的產(chǎn)生

電路系統(tǒng)的EMI主要來源于電壓的快速變化和信號回流。

模擬信號對噪聲相對數(shù)字信號要更敏感，因為模擬電路工作依靠連續(xù)變化的電壓電流，從電源和地線上傳導的干擾都能影響其正常工作，數(shù)字電路工作時對于設定好的邏輯電平進行高低的比較和檢測，具有一定抗干擾能力。在混合電路中數(shù)字信號相對于模擬信號是一種噪聲源。數(shù)字電路工作時，穩(wěn)定的有效電壓只有高低電平兩種，當數(shù)字器件輸出電壓變化時，器件內(nèi)部的開關管會產(chǎn)生開關電流。數(shù)字電路的速度越快，開關時間也就越短，當大規(guī)模數(shù)字電路有多個管腳同時發(fā)生電平變化時，會在回路中產(chǎn)生電流尖峰信號。數(shù)字電路造成的這種電流擾動，如果通過電路傳導耦合到模擬電路中，將會影響模擬電路的正常工作。

所以，電壓的快速變化是EMI產(chǎn)生的源頭，而信號回流的路徑則是EMI產(chǎn)生的環(huán)境。由電源和地之間的阻抗和分布電感引起的EMI，按照公式Er=IR和EL=L(di/dt)，電流變化速率越快，分布電感產(chǎn)生的感應電壓就越大，高速電路設計時，由于時鐘、信號等頻率較高，電流變化快，所以di/dt較大，由此而產(chǎn)生大范圍的高頻電流，從而激勵器件和線纜輻射，EMI問題就會更加明顯。

2混合電路PCB的抗干擾設計

傳統(tǒng)設計將模擬電路和數(shù)字電路嚴格區(qū)分，然而在高速數(shù)?；旌想娐分校詈檬遣捎枚帱c接地，使用大面積的電源和地平面，以便為電源去耦提供低阻抗。而如何消除模擬信號和數(shù)字信號之間的干擾成了硬件設計的關鍵點之一。印制板設計時，布局、布線、內(nèi)電層分割的設計規(guī)則應作為基本設計準則加以應用。

2.1印制板的布局

印制板相近傳輸線上的信號之間由于電磁場的相互耦合而發(fā)生串擾，元器件的合理放置可以大大減小EMI問題。例如，敏感器件應遠離高增益放大器的輸出；開關電源模塊既要遠離敏感器件，又要遠離高增益放大器電路；模擬電路和數(shù)字電路要分開放置，避免出現(xiàn)交錯；模數(shù)轉(zhuǎn)換器件則要放置在模擬電路和數(shù)字電路分區(qū)的交界處。根據(jù)頻率和類型分割PCB上的電路，要仔細選擇時鐘電路的位置，避免出現(xiàn)過長的時鐘信號布線。通常的做法是按照信號流向安排各個功能模塊，使布局便于信號流通，并盡可能保持信號方向一致。

2.2印制板布線

在信號頻率>10 MHz的情況下，印制板上的布線、過孔、器件封裝等都會引起不可忽略的分布電感和電容。當布線長度大于噪聲頻率相應波長的1/20時，則會產(chǎn)生天線效應，噪聲會通過印制線向外輻射。信號線上的過孔會引起大約0.5 pF的電容，器件的封裝材料本身也有可能引入大約2～6 pF的電容，這些小的分布參數(shù)在高速電路中的作用不容忽視。

PCB設計時，電源、地的過孔應盡可能靠近器件的相應引腳，加粗電源線和地線寬度能減少環(huán)路電阻，同時應盡量使電源和地線走向和數(shù)據(jù)方向基本一致，有助于增強抗干擾能力。采用較窄的印制線(4～8 mil)能增加高頻阻尼和降低電容耦合。布線時要避免大的電流環(huán)路面積。采用多點接地使高頻地阻抗更低。布線時應避免90°拐彎，因為90°拐彎會增加電容并導致傳輸線特性阻抗發(fā)生變化。保持相鄰線跡之間的間距大于線跡的寬度能使串擾最小。

2.3電源平面層的分割

為了提高不同電源之間的隔離度，使得數(shù)字部分的干擾盡可能少地傳遞到模擬信號部分，必須進行電源平面的分割。但是不恰當?shù)姆指钜矔斐尚盘柣亓髀窂讲煌暾?，影響?shù)字信號的完整性。因此，電源平面層分割的原則是，要看分割后的信號回流路徑是否被增大，回流信號對其他信號的干擾是否會增大。如果有條件，可以將電源平面分層設置，因為電源分層，出現(xiàn)信號跨平面層分割的情況會大大降低，能有效提高信號質(zhì)量。

綜合以上3個方面，在高速數(shù)?；旌螾CB實際設計當中，應當遵從以下幾個要點：(1) 將PCB區(qū)分為相對獨立的模擬和數(shù)字部分；(2) 元器件布局時區(qū)分模擬和數(shù)字部分；(3) 只保留統(tǒng)一的地，模擬電路和數(shù)字電路使用公共地平面；(4) 所有層中，模擬信號在電路板模擬部分布線，數(shù)字信號在數(shù)字部分布線，電路中的電流環(huán)路應保持最??；(5) 電源線和地線應相互接近；(6) 布線盡量不跨越分割電源間的間隙，如果不可避免地要跨分割電源布線，那么盡量將信號線布在緊鄰大面積地平面的走線層上。

3設計實例

以某種信號處理板為例，板子要安裝兩片模數(shù)轉(zhuǎn)換芯片，該器件本身同時有模擬電路和數(shù)字電路兩部分，分別使用模擬3.3 V電源和數(shù)字3.3 V電源，對這兩個器件的PCB設計采用了以下方法：(1) 首先是器件的布局，模數(shù)轉(zhuǎn)換器件盡可能靠近模擬信號在電路板邊緣的輸入插座，與為其提供模擬電源的芯片一起組成一個模擬電路部分，獨立于其他數(shù)字器件擺放，如圖1所示。(2) 地層的設計遵從一個地平面的原則，將模擬地和數(shù)字地引腳全部連接到同一地平面，引線要盡量的短。在數(shù)字器件和模擬信號線之間對地層進行了不閉合的隔離，約束信號返回電流的流向，避免模擬信號電流和數(shù)字信號電流相互影響。(3) 在兩個電源層分別分割模擬電源和數(shù)字電源，將數(shù)字電源和模擬電源盡可能隔離，如圖2所示。(4) 添加高頻低電感陶瓷去耦電容，去耦電容可以消除高頻噪聲，容值的選擇與噪聲頻率有關，一般可以用C=1/F計算，多數(shù)選用0.1 μF或0.01 μF的多層陶瓷電容，大約5片以上需要加裝一個鉭電容作為蓄能電容。

圖1　A/D的PCB布局

圖2　模擬電源層分割

4設計效果及分析

以上述印制板為例，經(jīng)過上述設計，模數(shù)轉(zhuǎn)換器前端輸入的采樣時鐘和模擬信號在實際使用時的信號傳輸基本沒有受到數(shù)字信號的干擾，達到了設計要求。

數(shù)?；旌想娐返腜CB設計是一個較為復雜的過程，器件布局布線和電源地平面層的處理都能影響到電路性能，盡管這只是EMC設計中的一部分。通常采用以上抗干擾措施，就能有效消除電路之間的電磁干擾。設計時遵從一定的規(guī)則，就能使設計的PCB更好地達到使用要求。

[參考文獻]

[1]顧海洲，馬雙武.PCB電磁兼容技術[M].北京：清華大學出版社，2004.

[2]大衛(wèi)A.韋斯頓.電磁兼容原理與應用[M].楊自佑，王守三，譯.北京：機械工業(yè)出版社，2002.

[3] ADI公司高速PCB布板指南[Z].

[4]北京瑞特電子技術公司.電磁兼容與電磁干擾抑制技術[Z]，1996.