杜 丹

(中國(guó)西南電子技術(shù)研究所，成都 610036)

1 引言

深空任務(wù)主要通過(guò)測(cè)量無(wú)線電信號(hào)來(lái)導(dǎo)航，測(cè)量的三種元素為距離、速度和角度，隨著技術(shù)發(fā)展，深空測(cè)控系統(tǒng)X 頻段的測(cè)速精度達(dá)到了0.03 mm/s(60 s積分)，測(cè)距精度為60 cm，測(cè)角精度為20～25 mrad［1］，遠(yuǎn)遠(yuǎn)高于傳統(tǒng)測(cè)控系統(tǒng)。文獻(xiàn)［2］指出，測(cè)速精度不僅取決于頻標(biāo)短穩(wěn)，還與信道附加的相位噪聲有關(guān)，同時(shí)，深空測(cè)控具有較長(zhǎng)雙向延時(shí)，相位噪聲中的調(diào)頻閃爍噪聲和頻率游動(dòng)噪聲隨著時(shí)間的加長(zhǎng)而發(fā)散，也會(huì)引入不可忽略的測(cè)距誤差［3］。三向測(cè)量時(shí)，由于收發(fā)站不同源，短穩(wěn)及相位噪聲的影響就更加明顯［4］，因此，為了提高深空系統(tǒng)的測(cè)量精度就必須減小信道附加相位噪聲。信道自身的相位噪聲主要有兩類，一類是放大器內(nèi)部噪聲對(duì)輸入信號(hào)的相位調(diào)制，另一類是鎖相本振或頻綜器產(chǎn)生的環(huán)路相位噪聲，兩類噪聲統(tǒng)計(jì)獨(dú)立，可以利用疊加原理線性相加。目前由于放大器都采用了負(fù)反饋技術(shù)，使相位噪聲深度抑制［5］，因此信道的相位噪聲主要就是鎖相頻綜器的相位噪聲。

深空站要求S 頻段信道/頻綜器在頻偏1 Hz～10 MHz的相位噪聲為－68 dBc/Hz@1 Hz≤f ＜10 Hz，－78 dBc/Hz@10 Hz≤f ＜10 kHz，－88 dBc/Hz@10 kHz≤f ＜1 MHz，－125 dBc/Hz@1 MHz≤f≤10 MHz，與傳統(tǒng)測(cè)控系統(tǒng)最大的不同在于提出了10 Hz以下和1 MHz以上的指標(biāo)要求?！禢ASA 深空任務(wù)系統(tǒng)通信鏈路設(shè)計(jì)手冊(cè)》第209 分冊(cè)也明確建議美空網(wǎng)34 m波束波導(dǎo)系統(tǒng)DSS34 開(kāi)環(huán)科學(xué)研究設(shè)備的S 頻段1 Hz相噪為－63.5 dBc/Hz。

目前，測(cè)控站頻率合成都采用直接數(shù)字頻率合成(Direct Digital Synthesizing，DDS)和鎖相環(huán)(Phased－Lock－Loop，PLL)混合的方式，通常有兩種設(shè)計(jì)方法，第一種是利用DDS 作參考源驅(qū)動(dòng)PLL環(huán)路［6］，電路簡(jiǎn)單，但容易引入鑒相器的附加相位噪聲且在環(huán)路帶內(nèi)以20lgN 的量級(jí)惡化;另一種改進(jìn)形式就是在PLL 環(huán)路內(nèi)插入DDS，并結(jié)合正交調(diào)制技術(shù)，實(shí)現(xiàn)一種更為經(jīng)濟(jì)合理的頻率合成方法［7］。很多文獻(xiàn)［8－9］都提到了頻綜器的低相噪設(shè)計(jì)，但都沒(méi)有涉及1 Hz的相噪設(shè)計(jì)，也沒(méi)有工程手冊(cè)給出各種集成芯片的1 Hz基底相噪，這就給頻綜器的設(shè)計(jì)帶來(lái)了困難。本文將采用凸顯的方法推算鑒相器和DDS 的1 Hz相噪，并在第二種電路形式的基礎(chǔ)上設(shè)計(jì)環(huán)路帶寬和1 MHz以上的相噪，重點(diǎn)分析1 Hz近載的附加相位噪聲和設(shè)計(jì)方法。

2 DDS 驅(qū)動(dòng)PLL 頻率合成方法及相噪分析

早期的測(cè)控通信系統(tǒng)采用PLL 頻率合成技術(shù)，具有輸出頻率高、頻譜質(zhì)量好等優(yōu)點(diǎn)，但其頻率切換速度低，只能達(dá)到微秒級(jí)。而DDS 技術(shù)則具有納秒級(jí)高速頻率捷變能力以及精細(xì)的頻率和相位分辨能力，但頻譜純度不如PLL，工程設(shè)計(jì)過(guò)程中常要折衷考慮帶寬、頻率分辨率、頻率切換時(shí)間和相位噪聲等要求。因此，出現(xiàn)了多種將兩種技術(shù)結(jié)合起來(lái)構(gòu)成DDS 與PLL 混合技術(shù)實(shí)現(xiàn)頻率合成的方案，DDS 作為參考驅(qū)動(dòng)PLL 頻率合成就是其中之一。DDS 輸出步長(zhǎng)小且有較高相噪，但具有較多雜散，而PLL雖然相位噪聲差，但它對(duì)雜散的抑制性能良好。所以將DDS 與PLL 兩種頻率合成技術(shù)結(jié)合起來(lái)，是一種非常合理的頻率合成方案。

以某測(cè)控站頻綜器為例，該頻綜器主要由五部分組成，分別是參考處理模塊(Ref)、直接數(shù)字頻率合成(DDS)、壓控振蕩器(VCO)、分頻以及鑒相器(PD)，采用DDS 和PLL 串行設(shè)計(jì)方法，參考經(jīng)鎖相環(huán)倍頻后作為DDS 的時(shí)鐘信號(hào)，DDS 的輸出信號(hào)為后級(jí)PLL 提供小步進(jìn)參考信號(hào)，組成原理如圖1 所示。

圖1 某測(cè)控站DDS 和PLL 混合設(shè)計(jì)的頻綜器原理Fig.1 Principle of synthesizer based on DDS and PLL

頻綜器設(shè)計(jì)的最高目標(biāo)就是不引入附加的相噪，環(huán)路帶內(nèi)的相噪完全決定于外參考，外參考經(jīng)過(guò)鎖相和N 次倍頻后，相位噪聲按照20lgN 的理論值變化，環(huán)路帶外的相噪主要決定于VCO 自身的相噪。采用圖1 的方案，DDS 和PLL 串行設(shè)計(jì)，至少存在三個(gè)方面的問(wèn)題:第一是參考處理模塊中，由于參考通常采用相噪非常理想的10 MHz，鑒相基底貢獻(xiàn)的噪聲遠(yuǎn)大于參考相位噪聲，使鑒相器自身的基底噪聲成為了等效輸入噪聲的主要部分，從而引起附加相噪，即使更為理想的頻標(biāo)，也不能改善輸出的相位噪聲;第二是DDS 產(chǎn)生的附加相噪以及雜散，經(jīng)過(guò)PLL 后按照倍頻N2進(jìn)一步惡化，甚至DDS 輸出為其相噪下限，鎖相倍頻后相位噪聲不能滿足系統(tǒng)要求;第三是DDS 經(jīng)過(guò)倍頻后，頻率分辨率下降明顯，損失了固有的優(yōu)點(diǎn)。

3 深空系統(tǒng)頻綜器改進(jìn)設(shè)計(jì)

3.1 電路設(shè)計(jì)方法

深空站采用高穩(wěn)氫原子鐘，為了確保它對(duì)于頻率綜合器近端相噪的影響，需要對(duì)DDS 和PLL 串行設(shè)計(jì)的電路進(jìn)行改進(jìn)，一種更合理的方法就是將DDS 通過(guò)正交調(diào)制技術(shù)在微波頻段直接與PLL 混頻，避免了后級(jí)再倍頻產(chǎn)生的相噪惡化。頻綜器的設(shè)計(jì)原理如圖2 所示。

圖2 采用DDS 正交調(diào)制的頻率綜合器Fig.2 Frequency synthesizer based on DDS quadrature modulation and PLL

相對(duì)于圖1，DDS 正交調(diào)制方法的重點(diǎn)在于控制環(huán)路的附加相噪，主要采用以下措施:

(1)相比參考鎖相倍頻為DDS 提供時(shí)鐘的方式，采用參考直接倍頻為本振PLL 提供鑒相輸入的方式，避免了參考鎖相倍頻時(shí)鑒相基底引入的附加噪聲;

(2)相比DDS 和PLL 串行設(shè)計(jì)，正交調(diào)制的方案減少了一個(gè)附加DDS 相噪的環(huán)節(jié);

(3)DDS 直接正交混頻到輸出工作頻率，減少了一個(gè)因再次倍頻擴(kuò)大附加相噪的環(huán)節(jié);

(4)參考信號(hào)倍頻后采用50 MHz窄帶晶體濾波，改善了10 kHz和100 kHz相噪;

(5)采用試驗(yàn)方法確定DDS 和鑒相器1 Hz基底相噪，用于低相噪頻綜器的設(shè)計(jì)。

3.2 低相噪設(shè)計(jì)方法及分析

某深空測(cè)控系統(tǒng)采用DDS 與PLL 正交調(diào)制的方法設(shè)計(jì)頻綜器，其相位噪聲仍然包括參考輸入和鑒相基底貢獻(xiàn)的等效輸入噪聲、VCO 貢獻(xiàn)的環(huán)路帶外噪聲以及DDS 混頻產(chǎn)生的加性相位噪聲。對(duì)于環(huán)路帶內(nèi)的參考噪聲，鑒相器與DDS 噪聲均為附加噪聲，需要控制到遠(yuǎn)小于參考噪聲的水平，使頻綜器輸出相噪按照式(1)的理論值變化:

式中，Lr(f) 表示參考相噪，單位為dBc/Hz;N 表示倍頻次數(shù)。目前，工程手冊(cè)并未直接提供集成電路芯片的1 Hz基底相噪，其噪聲需要通過(guò)試驗(yàn)數(shù)據(jù)確定。

3.2.1 鑒相器1 Hz 相噪分析及設(shè)計(jì)

試驗(yàn)采用對(duì)高穩(wěn)晶振鎖相倍頻，凸顯鑒相器1 Hz噪聲的方法來(lái)推算基底相噪。如前述分析，非相干參考相噪和鑒相器噪聲組成環(huán)路帶內(nèi)等效輸入噪聲，按照20lgN(倍頻次數(shù))的規(guī)律變化，當(dāng)倍頻次數(shù)超過(guò)某值，PLL 輸出相噪不再以式(1)的理論值變化時(shí)，測(cè)試到的相位噪聲即為鑒相器貢獻(xiàn)的相位噪聲。試驗(yàn)選取了一種電壓型鑒相器(HMC440)和常用于測(cè)控站本振的電流型鑒相器(ADF4106)，分別設(shè)計(jì)650 MHz單點(diǎn)頻鎖相環(huán)，鑒相頻率10 MHz。為了真實(shí)比較兩種鑒相器的1 Hz性能，鎖相環(huán)采用的VCO、電路形式以及測(cè)試儀器完全相同。測(cè)試結(jié)果如表1 所示。

表1 兩種鑒相器的相位噪聲測(cè)試結(jié)果Table 1 Test results of phase noise of two styles of phase discriminator

試驗(yàn)結(jié)果表明:

(1)電壓型鑒相器環(huán)路輸出相噪比參考倍頻的相噪惡化2 dB，因此可以認(rèn)為，65 倍頻時(shí)鑒相器貢獻(xiàn)的相噪基本與參考倍頻的相噪相當(dāng)或者更小，即－85 dBc/Hz;

(2)電壓型鑒相器的近端相噪性能(＜10 Hz)遠(yuǎn)遠(yuǎn)好于電流型鑒相器;

(3)根據(jù)式(2)推算鑒相器1 Hz基底相噪如表2所示:

式中，L2(f) 為鑒相器輸出相噪，LPD(f) 為基底相噪，它們的單位都是dBc/Hz;Fc為鑒相頻率，N 為倍頻次數(shù)。

表2 兩種鑒相器1 Hz 基底相噪的分析結(jié)果Table 2 1 Hz base phase noise of two styles of phase discriminator

而工程手冊(cè)提供HMC440 的100 Hz、1 kHz、10 kHz和100 kHz的基底相噪均為－233 dBc/Hz，按照環(huán)路帶內(nèi)相噪外推的方式，理想1 Hz相位噪聲應(yīng)為相同量級(jí)，因此可認(rèn)為－233 dBc/Hz ＜LPD(1 Hz)＜－192 dBc/Hz，其中LPD(1 Hz)為1 Hz鑒相基底，單位為dBc/Hz。

3.2.2 DDS 相位噪聲分析及設(shè)計(jì)

DDS 相位噪聲包括累加器相位截?cái)嘁氲南辔辉肼?、ROM 存儲(chǔ)器有限字長(zhǎng)引入的相位噪聲和DAC 量化引入的相位噪聲［10］。DDS 輸出的最高頻率嚴(yán)格限制為時(shí)鐘頻率的1/2，考慮到雜散因素，通常使用在時(shí)鐘頻率的1/4 以下，因此具有分頻功能。理論上，時(shí)鐘相噪以分頻比N 優(yōu)化，如式(3)所示:

式中，Lc(f) 表示時(shí)鐘相噪，單位為dBc/Hz;N 表示分頻次數(shù)。但實(shí)際上分頻優(yōu)化值比理論值要小，工程上一般考慮小3 dB。嚴(yán)重時(shí)，附加相位抖動(dòng)完全抵消分頻優(yōu)化部分，甚至使DDS 輸出相噪差于時(shí)鐘相噪。工程手冊(cè)未直接提供DDS 相位噪聲，但仍然可以分析不同輸出頻率時(shí)的相噪表現(xiàn)，采用凸顯的方法確定其相位噪聲。一款常用的DDS 集成芯片，輸出80 MHz和5 MHz時(shí)，該DDS 在100 Hz、1 kHz、10 kHz和100 kHz相噪數(shù)據(jù)如表3 所示。

表3 一種DDS 在不同頻率的相位噪聲Table 3 A DDS phase noise at the different frequency

理想情況下，如圖1 所示的300 MHz時(shí)鐘相噪按照DDS 分頻比優(yōu)化，當(dāng)輸出為80 MHz，分頻比相對(duì)較小，輸出相噪基本體現(xiàn)了時(shí)鐘相噪的理論變化，如式(3)。當(dāng)輸出為5 MHz時(shí)，分頻比相對(duì)較大，理論上將在80 MHz相噪基礎(chǔ)上繼續(xù)優(yōu)化24 dB，但實(shí)際上變化很小，可以認(rèn)為5 MHz 時(shí)的輸出相噪即DDS 貢獻(xiàn)的相噪，其影響凸顯，超過(guò)了時(shí)鐘的相噪，但時(shí)鐘通過(guò)DDS 后，相噪總會(huì)因分頻比而優(yōu)化，不會(huì)比DDS 貢獻(xiàn)的相噪更差。對(duì)于圖2 所示頻綜器的設(shè)計(jì)方案，DDS 最高輸出頻率為60 MHz，根據(jù)表3，可合理假設(shè)80 MHz相噪是按照分頻倍數(shù)優(yōu)化到60 MHz。重要的是，無(wú)論如何都優(yōu)于DDS 的相噪下限，即表3 中的5 MHz時(shí)的輸出相噪。

即使按照10 dB 滾降外推，1 Hz、10 Hz的相位噪聲也分別小于－108 dBc/Hz和－118 dBc/Hz。根據(jù)圖2，參考通過(guò)6 倍頻作DDS 時(shí)鐘，輸出后與相同參考經(jīng)本振環(huán)PLL 倍頻155 次后的輸出正交混頻，按照疊加原理其相噪完全可以忽略不計(jì)。

3.2.3 環(huán)路帶寬及1 MHz以上相噪分析

環(huán)路帶寬是頻綜器設(shè)計(jì)首先需要考慮的問(wèn)題。器件手冊(cè)一般直接提供VCO 的相噪曲線，而環(huán)路帶內(nèi)等效輸入相噪曲線可以采用仿真的方法得到，工程上常取兩條曲線的交點(diǎn)作為環(huán)路帶寬的設(shè)計(jì)值，使頻綜器的相位噪聲最優(yōu)。不同于傳統(tǒng)測(cè)控，深空系統(tǒng)對(duì)于環(huán)路遠(yuǎn)端，一直到10 MHz的相噪有明確要求，因此不能因?yàn)闈M足1 Hz/10 Hz等相噪而一味壓窄環(huán)路帶寬，需要綜合考慮參考相噪、VCO 相噪的影響，環(huán)路帶寬設(shè)計(jì)值取180 kHz。而VCO 對(duì)于環(huán)路輸出相噪的影響，不僅需要考慮環(huán)路帶外各點(diǎn)，還應(yīng)該考慮帶內(nèi)鄰近環(huán)路帶寬的點(diǎn)，工程上這些點(diǎn)對(duì)VCO 相噪的抑制一般認(rèn)為10 dB，甚至更大，圖2 頻率綜合器采用的一款VCO，器件手冊(cè)提供環(huán)路邊界點(diǎn)100 kHz相位噪聲－128 dBc/Hz，環(huán)路帶寬180 kHz，考慮環(huán)路帶寬，VCO 在此點(diǎn)的相位噪聲抑制10 dB為－118 dBc/Hz，電路上受到電源和濾波器運(yùn)放的影響，再進(jìn)一步考慮相噪惡化5 dB，因此實(shí)際考慮VCO在此點(diǎn)的相噪為－113 dBc/Hz，如表4 所示。

表4 VCO 在帶外頻偏的相噪分析結(jié)果Table 4 Analysis of VCO's phase noise at offset frequency dBc·Hz －1

(1)晶體濾波器對(duì)100 kHz 相噪的改善作用

指標(biāo)要求10 kHz 的相噪－88 dBc/Hz，按10 dB滾降，100 kHz的相噪預(yù)計(jì)－98 dBc/Hz，考慮設(shè)計(jì)余量10 dB，則100 kHz相噪的設(shè)計(jì)值－108 dBc/Hz，為了減小VCO 的影響，環(huán)路帶寬必須大于100 kHz，實(shí)際設(shè)計(jì)為180 kHz，如果不采取別的措施，如表4所示的100 kHz參考相噪155 次倍頻輸出后，按照式(1)計(jì)算理論值 為－106.2 dBc/Hz，不能滿足－108 dBc/Hz的設(shè)計(jì)要求。實(shí)際設(shè)計(jì)時(shí)，如圖2 的參考輸入端采用了帶寬2.5 kHz的晶體濾波器，改善100 kHz的參考相噪，凸顯了VCO 的相噪，如前述分析考慮各種影響，VCO 設(shè)計(jì)值為－113 dBc/Hz。

(2)晶體濾波器對(duì)1 MHz以上相噪的改善作用

同樣地，參考相噪不能僅僅考慮對(duì)于環(huán)路帶內(nèi)的影響，還應(yīng)該考慮帶外的各點(diǎn)，指標(biāo)要求1 MHz相噪－125 dBc/Hz，考慮設(shè)計(jì)余量10 dB，則要求設(shè)計(jì)值－135 dBc/Hz。1 MHz處于環(huán)路帶外，相對(duì)于100 kHz為10 倍頻程點(diǎn)，環(huán)路低通對(duì)此點(diǎn)的抑制約30 dB，如果不采取別的措施，參考相噪155 次倍頻輸出后，按照式(1)變化再抑制30 dB為－136.2 dBc/Hz，不能確保該指標(biāo)要求，因此設(shè)計(jì)晶體濾波器改善參考相噪的影響，凸顯VCO 的相噪作用。

(3)本振環(huán)相噪

經(jīng)環(huán)路帶寬和晶體濾波器設(shè)計(jì)，本振環(huán)10 kHz以上的相噪最終決定于VCO，如表4 所示。

3.2.4 相噪設(shè)計(jì)結(jié)果

根據(jù)上述分析，綜合考慮鑒相基底相噪、DDS相噪、VCO 相噪、參考倍頻相噪以及環(huán)路帶寬和晶體濾波設(shè)計(jì)，采用電壓型頻綜器的最終設(shè)計(jì)結(jié)果如表5 所示。1 Hz相噪由高穩(wěn)參考決定，倍頻后為－73 dBc/Hz，可以滿足－68 dBc/Hz@1 Hz的技術(shù)要求。

表5 某深空測(cè)控系統(tǒng)頻率綜合器相位噪聲的設(shè)計(jì)值Table 5 Phase noise of synthesizer designed for a deep space TT＆C system dBc·Hz －1

4 1 Hz 相噪的測(cè)試方法及結(jié)果分析

為了得到準(zhǔn)確的相位噪聲測(cè)試結(jié)果，要求參考源的相位噪聲比被測(cè)源的相位噪聲高10 dB以上，否則測(cè)量結(jié)果需要進(jìn)行修正。深空測(cè)控系統(tǒng)采用了主動(dòng)型氫原子頻率標(biāo)準(zhǔn)作為時(shí)間頻率標(biāo)準(zhǔn)，其10 MHz輸出的近端相位噪聲在1 Hz 偏離載波處達(dá)到了－120 dBc/Hz，這已是目前商用頻標(biāo)中的最高水平，以此為參考的頻綜器測(cè)試只能采用兩源互比的方法，即被測(cè)件與參考鑒相檢波，并對(duì)測(cè)量結(jié)果進(jìn)行修正。利用下變頻法，將被測(cè)本振下變頻到中頻，在中頻鑒相檢波，因參考源和被測(cè)源噪聲不相干，測(cè)量結(jié)果扣除3 dB得到被測(cè)信號(hào)的相位噪聲，其測(cè)量原理框圖如圖3 所示。

圖3 混頻和鑒相法兩源比對(duì)相噪測(cè)試Fig.3 Phase noise test through source comparison between mixing frequency method and phase discrimination method

測(cè)試結(jié)果為被測(cè)信號(hào)和參考信號(hào)的非相干總貢獻(xiàn)，由于被測(cè)本振與參考本振完全相同，并且采用的10 MHz參考指標(biāo)也是一樣的，所以其測(cè)量結(jié)果扣除3 dB，就是被測(cè)信號(hào)的相位噪聲。采用上述方法設(shè)計(jì)L 頻段頻綜器，利用兩源比對(duì)法，典型測(cè)試結(jié)果如圖4 所示。

圖4 L 頻段頻綜器相噪測(cè)試結(jié)果Fig.4 Test result of phase noise of the L－band frequency synthesizer

分析圖4 的測(cè)試曲線，在100 Hz以下和1 MHz以上的范圍內(nèi)，相噪基本上按照冪律譜的規(guī)律變化，滾降特征明顯未產(chǎn)生附加相噪。實(shí)際環(huán)路帶寬300 kHz左右，其選擇是合理的，符合重點(diǎn)設(shè)計(jì)10 Hz以下和1 MHz以上低相位噪聲的初衷。實(shí)測(cè)結(jié)果為－73 dBc/Hz@ 1 Hz，－132 dBc/Hz@ 1 MHz，其他測(cè)試點(diǎn)見(jiàn)圖4，與表5 的設(shè)計(jì)值很接近，滿足指標(biāo)要求。

5 結(jié)束語(yǔ)

深空測(cè)控系統(tǒng)的頻綜器采用DDS 與PLL 正交調(diào)制的方案，通過(guò)試驗(yàn)確定了鑒相器和DDS 的基底相噪并擇優(yōu)選取集成芯片，在鎖相環(huán)相噪模型的基礎(chǔ)上，結(jié)合工程數(shù)據(jù)分析了DDS、鑒相器和VCO 的相位噪聲，并綜合設(shè)計(jì)環(huán)路帶寬，利用晶體濾波改善參考相噪對(duì)于環(huán)路帶外的影響，最大程度地抑制了附加相噪，最終使頻綜器的帶內(nèi)相噪完全由參考決定，環(huán)路帶外相噪由VCO 決定，實(shí)現(xiàn)了頻綜器最高設(shè)計(jì)目標(biāo)。測(cè)控通信系統(tǒng)對(duì)于軌道測(cè)量精度的普遍要求，使得這種相噪設(shè)計(jì)和分析的方法可以用于多數(shù)地面測(cè)控站，并能延伸到其他頻段。本文通過(guò)試驗(yàn)及外推等方法巧妙獲取了鑒相器及DDS 等元器件的近載相噪值，擺脫了工程手冊(cè)的限制，并首次用于測(cè)控系統(tǒng)中的1 Hz近載低相噪設(shè)計(jì)，最后采用兩源互比的方法進(jìn)行測(cè)試，這些都是以往頻綜器設(shè)計(jì)中未曾涉及到的領(lǐng)域，對(duì)于極低相位噪聲的頻綜器設(shè)計(jì)具有參考價(jià)值。

［1］劉嘉興.向技術(shù)極限挑戰(zhàn)——深空測(cè)控通信的目標(biāo)［J］.電訊技術(shù)，2008，48(4):1－7.LIU Jiaxing.Challenging the Technology Limit:the Goal of Deep Space TTC ＆ Data Transmission［J］.Telecommunication Engineering，2008，48(4):1－ 7.(in Chinese)

［2］劉嘉興.測(cè)控系統(tǒng)中振蕩器短穩(wěn)對(duì)測(cè)速精度的影響［J］.電訊技術(shù)，2005，45(1):85－90.LIU Jiaxing.Effect of Short Term Frequency Stability of Osillators on the Velocity Precision in a TT＆C System［J］.Telecommunication Engineering，2005，45(1):85－90.(in Chinese)

［3］劉嘉興.深空測(cè)距信號(hào)短穩(wěn)對(duì)測(cè)距精度的影響［J］.空間電子技術(shù)，2012(12):66－69.LIU Jiaxing.Impact on the Deep Space Range Accuracy by Short－Term Frequency Stability of Range Signal［J］.Space Electronic Technology，2012 (12):66－ 69.(in Chinese)

［4］黃磊，王宏，樊敏.三向測(cè)量技術(shù)在深空探測(cè)中的應(yīng)用研究［J］.飛行器測(cè)控學(xué)報(bào)，2012，31(3):6－10.HUANG Lei，WANG Hong，F(xiàn)AN Min.Application of Three－way Measurement in Deep Space Exploration［J］.Journal of Spacecraft TT＆C Technology，2012，31(3):6－10.(in Chinese)

［5］HALFORD D，WAINWRIGHT A E，BARNES J A.Flicker Noise of Phase in RF Amplifiers and Frequency Multipliers:Characterization，Cause，and Cure［C］//Proceedings of 22nd Annual Symposium on Frequency Control.［S.l.］:IEEE，1968:340－341.

［6］金數(shù)波，鄧賢進(jìn).S 波段DDS/PPLL 頻率合成技術(shù)研究［J］.電訊技術(shù)，2002，42(1):13－16.JIN Shubo，DENG Xianjin.Research on S－band DDSPPLL Frequency Synthesizing Technology［J］.Telecommunication Engineering，2002，42(1):13－ 16.(in Chinese)

［7］劉類驥，林巧莉.一種基于正交調(diào)制技術(shù)的寬帶頻率源設(shè)計(jì)［J］.電訊技術(shù)，2008，48(5):65－68.LIU Leiji，LIN Qiaoli.Design of a Wide－band Frequency Source Based on Quadrature Modulation Technique［J］.Telecommunication Engineering，2008，48(5):65－68.(in Chinese)

［8］林巧莉.基于ADF4360 系列的小型化頻率綜合器設(shè)計(jì)［J］.電訊技術(shù)，2008，48(10):81－83.LIN Qiaoli.Miniaturization Design of Frequency Synthesizer Based on ADF4360 Series［J］.Telecommunication Engineering，2008，48(10):81－83.(in Chinese)

［9］劉永智，鮑景富，高樹(shù)廷.一種S 頻段高性能頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)［J］.電訊技術(shù)，2011，51(1):89－92.LIU Yongzhi，BAO Jingfu，GAO Shuting.Design and Implementation of an S－band High Performance Frequency Synthesizer［J］.Telecommunication Engineering，2011，51(1):89－92.(in Chinese)

［10］王江濤，於洪標(biāo).DDS 信號(hào)產(chǎn)生電路相位噪聲的分析［J］.現(xiàn)代雷達(dá)，2007，29(12):94－97.WANG Jiangtao，YU Hongbiao.Analysis ofPhase Noise in SignalGenerator Based on DDS［J］.Modern Rada，2007，29(12):94－97(in Chinese)