馬澤偉，吳嘉龍，李 坤

(西安電子科技大學(xué)電子工程學(xué)院，陜西西安 710071)

繼電保護(hù)是電力系統(tǒng)安全穩(wěn)定運(yùn)行的重要保障，而光纖通信技術(shù)的發(fā)展使得光纖在繼電保護(hù)中得到了廣泛應(yīng)用，以光纖為媒質(zhì)的電流縱差保護(hù)因有其他保護(hù)形式無法比擬的優(yōu)點(diǎn)正受到越來越多的關(guān)注和應(yīng)用。光纖縱差保護(hù)中，兩側(cè)裝置如何可靠、準(zhǔn)確地同步是設(shè)計(jì)的重點(diǎn)，因此光纖縱差保護(hù)中同步接口的設(shè)計(jì)較為關(guān)鍵［1］。另外，如何改善通信的可靠性也是研究的重點(diǎn)問題。當(dāng)保護(hù)裝置直連時(shí)，須配置光纖數(shù)字同步接口;當(dāng)保護(hù)裝置通過PCM交換機(jī)或PDH/SDH設(shè)備進(jìn)行遠(yuǎn)距離傳輸數(shù)據(jù)時(shí)，必須提供符合 ITU－T G.703 的同向 64 kbit·s－1接口器或 2.048 Mbit·s－1接口器，這兩種接口也是數(shù)字同步接口，一般在與主保護(hù)裝置配套的光端機(jī)中實(shí)現(xiàn)。

傳統(tǒng)的保護(hù)同步接口電路設(shè)計(jì)是采用許多相關(guān)的芯片堆砌電路，這不但降低了通信的可靠性，同時(shí)也難以靈活滿足保護(hù)系統(tǒng)的要求。而靈活運(yùn)用大規(guī)?？删幊踢壿嫾夹g(shù)，設(shè)計(jì)出完善的符合要求的專用電路，不但大幅改善了通信性能，且使得整個(gè)同步接口系統(tǒng)通信可靠、靈活、維護(hù)方便［4］。

1 光纖縱差保護(hù)系統(tǒng)構(gòu)成和通信方式

1.1 光纖縱差保護(hù)的系統(tǒng)構(gòu)成

光纖縱差保護(hù)的基本原理是通過交換線路兩側(cè)的模擬量，比較兩側(cè)電流方向或大小來判斷被保護(hù)線路上是否發(fā)生了短路，以決定保護(hù)是否動(dòng)作。其理論基礎(chǔ)是基爾霍夫電流定律，對(duì)于電力系統(tǒng)高壓、超高壓輸電線路保護(hù)來說，其具有良好的“天然”選相能力和良好的網(wǎng)絡(luò)拓?fù)溥m應(yīng)能力，對(duì)于提高電力系統(tǒng)的安全穩(wěn)定性和輸電供電的靈活性，具有重要意義。圖1是兩端光纖電流縱差保護(hù)裝置構(gòu)成線路保護(hù)的典型示意圖。

圖1 光纖電流縱差保護(hù)系統(tǒng)構(gòu)成

1.2 光纖縱差保護(hù)的通信方式

當(dāng)被保護(hù)的高壓線路距離較短時(shí)，直接在兩個(gè)站點(diǎn)的核心或匯聚設(shè)備之間連接兩根光纖，如圖2所示，兩端光纖縱差保護(hù)裝置的數(shù)字同步接口采用專用光纖直接連接。

圖2 專用光纖方式連接

當(dāng)被保護(hù)的高壓線路距離較長(zhǎng)時(shí)，兩端光纖縱差保護(hù)裝置必須通過復(fù)接設(shè)備交換數(shù)據(jù)，如圖3所示。由于直接用光纖傳輸損耗過大，所以保護(hù)裝置兩側(cè)增加光端機(jī)和數(shù)字復(fù)接設(shè)備。其中光端機(jī)將電信號(hào)轉(zhuǎn)換成光信號(hào)進(jìn)行遠(yuǎn)距離傳輸，數(shù)字復(fù)接技術(shù)提高了傳輸速率，擴(kuò)大了傳輸容量，進(jìn)而提高了傳輸效率。

圖3 數(shù)字復(fù)接方式連接

2 硬件實(shí)現(xiàn)方案

光纖縱差保護(hù)裝置無論是采用專用方式連接還是復(fù)用方式連接，都涉及到兩端裝置同步以及通信可靠的問題，因此同步接口是光纖縱差保護(hù)中的重要組成部分。在進(jìn)行同步接口設(shè)計(jì)時(shí)，未采用傳統(tǒng)的芯片堆砌方法，而是采用大規(guī)模現(xiàn)場(chǎng)可編程陣列芯片，與同步通信和傳輸有關(guān)的邏輯則在FPGA內(nèi)部實(shí)現(xiàn)。

2.1 通信板硬件實(shí)現(xiàn)

保護(hù)裝置中的同步接口放在數(shù)字同步接口板中實(shí)現(xiàn)，SCC(串行通信控制器)與CPU進(jìn)行數(shù)據(jù)交互，其余工作由FPGA完成?？紤]通道冗余和“T”型線路，保護(hù)裝置設(shè)計(jì)了A和B兩個(gè)通道，雖可用一片F(xiàn)PGA來完成兩個(gè)通道的所有設(shè)計(jì)，由于電力系統(tǒng)中保護(hù)的重要性，設(shè)計(jì)為每個(gè)通道用一片F(xiàn)PGA。另外，SCC的工作也可放在FPGA內(nèi)部實(shí)現(xiàn)，但這樣大幅增加了FPGA的工作量，人為地延長(zhǎng)了開發(fā)周期，硬件方案如圖4所示。

圖4 通信板結(jié)構(gòu)框圖

2.2 光端機(jī)硬件實(shí)現(xiàn)

當(dāng)保護(hù)裝置復(fù)接方式連接時(shí)，符合ITU－T G.703的同向64 kbit·s－1接口和E1接口在配套的光端機(jī)中實(shí)現(xiàn)。光端機(jī)采用一片F(xiàn)PGA實(shí)現(xiàn)全部軟件功能，光端機(jī)硬件結(jié)構(gòu)如圖5所示。

圖5 光端機(jī)結(jié)構(gòu)框圖

2.3 FPGA選擇

在Quartus II 9.0下對(duì)各模塊進(jìn)行如碼型變換、數(shù)字鎖相環(huán)、FIFO、串并變換、碼速調(diào)整等編程仿真后統(tǒng)計(jì)所需硬件資源，并考慮各環(huán)節(jié)幀失步、誤碼告警、誤碼糾錯(cuò)、信號(hào)中斷、幀校驗(yàn)等擴(kuò)展功能，另外，考慮和復(fù)接設(shè)備進(jìn)行E1通訊有必要做好成幀和非成幀兩種方式。另外，為升級(jí)需要，F(xiàn)PGA還預(yù)留了附加信息接口。選擇Altera公司的Cyclone II系列EP2C5Q208C8芯片，配置芯片采用 EPCS1。FPGA的資源如表1所示。

表1 FPGA資源

如表1所示，此芯片提供了豐富的資源，能充分滿足軟件設(shè)計(jì)和系統(tǒng)升級(jí)的需要，RAM塊能方便足夠?qū)挾群蜕疃鹊腇IFO單元設(shè)計(jì)，PLLs單元能為整個(gè)邏輯提供可靠精確的時(shí)鐘樹，滿足系統(tǒng)的時(shí)序邏輯設(shè)計(jì)。I/O管腳還能輸入輸出各種差分電平，增強(qiáng)了信號(hào)的抗干擾能力。

3 軟件實(shí)現(xiàn)方案

3.1 同步接口板實(shí)現(xiàn)邏輯

保護(hù)裝置中的同步接口實(shí)現(xiàn)原理如圖6所示。通信控制器送來的保護(hù)數(shù)據(jù)連同附加信息一起傳送到線路對(duì)端。因?yàn)楦郊有畔⒌乃俾逝c保護(hù)數(shù)據(jù)速率不同，所以要插入適當(dāng)比特，然后進(jìn)入編碼模塊變成適合在光纖中傳輸?shù)拇a流，經(jīng)光模塊發(fā)送到光纖中，這里光纖信道碼型采用CMI碼。接收時(shí)，信號(hào)分成兩路，一路送數(shù)字鎖相環(huán)模塊，恢復(fù)出系統(tǒng)所需的各個(gè)時(shí)鐘;另一路進(jìn)入信道解碼模塊，然后經(jīng)串并變換模塊進(jìn)行數(shù)據(jù)分流，得出保護(hù)數(shù)據(jù)送給通信控制器。時(shí)鐘選擇模塊根據(jù)保護(hù)裝置工作在專用方式還是復(fù)接方式，來選擇發(fā)送時(shí)鐘是內(nèi)時(shí)鐘還是外時(shí)鐘。同步接口板B通道軟件方案和A通道相同。

圖6 通信板實(shí)現(xiàn)邏輯

3.2 光端機(jī)實(shí)現(xiàn)邏輯

為適應(yīng)變電站現(xiàn)場(chǎng)的情況，設(shè)計(jì)的光端機(jī)可提供1路E1接口和多路64 kbit·s－1接口。兩種接口可任意選擇，64 kbit·s－1接口也可任意組合，配置靈活。另外，光端機(jī)對(duì)外還提供各種中斷、失步和告警等信息。從圖7可看出，同步接口板FPGA的一些軟件模塊可以在光端機(jī)內(nèi)部直接得到復(fù)用。

圖7 光端機(jī)實(shí)現(xiàn)邏輯

4 部分模塊仿真

軟件采用Verilog HDL語言編寫，Verilog HDL是由Gateway Design Automation公司于20世紀(jì)80年代開發(fā)，并于1987年成為IEEE的一種標(biāo)準(zhǔn)語言［3］。使用Verilog HDL處理的內(nèi)部邏輯能方便地修改、移植、升級(jí)，從而適應(yīng)光纖縱差保護(hù)中的特殊需要。另外，通信板同步接口中的一些軟件模塊也可在光端機(jī)中直接得到復(fù)用，無需再進(jìn)行測(cè)試。更重要的是，Verilog HDL編寫的數(shù)字鎖相環(huán)的各個(gè)參數(shù)能方便修改，既能提高時(shí)鐘跟蹤速度，又能提高同步精度，這對(duì)于整個(gè)鏈路的同步非常重要。

4.1 CMI編碼模塊

常見的線路碼型有mBnB碼、mB1P碼、mB1C碼、CMI碼和DMI碼、擾碼、Biphase碼和DM碼，光纖線路碼的性能體現(xiàn)在線路速率、功率譜、誤碼增殖系數(shù)、誤碼監(jiān)測(cè)、碼字再同步時(shí)間、傳輸附加信息的可能性、比特序列獨(dú)立性(BSI)、系統(tǒng)的復(fù)雜性等9個(gè)方面。綜合考慮，采用CMI碼作為光纖線路傳輸碼。其變換規(guī)則為:“0”碼變換為“01”碼，“1”碼變換為交替的“00”和“11”碼。相應(yīng)仿真時(shí)序如圖8所示，為觀察對(duì)比方便，部分輸出波形向前挪移了幾個(gè)周期。

nrz:in std_logic;－－輸入NRZ碼流數(shù)據(jù)

clkin2:in std_logic;－－用于CMI編碼的時(shí)鐘

cmicodeo:out std_logic－－編碼后的數(shù)據(jù)

圖8 CMI編碼模塊仿真

4.2 HDB3編解碼模塊

ITU－T G.703規(guī)定E1接口信道編碼采用HDB3碼。HDB3碼是AMI碼的改進(jìn)型，主要是為了防止電路出現(xiàn)長(zhǎng)時(shí)間無脈沖狀態(tài)。編碼分為3步:插“V”碼，插“B”碼和統(tǒng)一極性變換。相應(yīng)的仿真時(shí)序如圖9所示。

add_v:process(clk2m，reset)－ －插“V”碼

add_b:process(clk2m)－ －插“B”碼

output:process(clk2m)－－極性變換

圖9 HDB3編碼模塊仿真

HDB3解碼比較簡(jiǎn)單，當(dāng)遇到兩個(gè)非零值同極性時(shí)就檢出了“V”碼，然后將前3個(gè)數(shù)據(jù)清零即可。仿真時(shí)序如圖10所示。

圖10 HDB3解碼模塊仿真

4.3 數(shù)字鎖相環(huán)模塊

數(shù)字鎖相環(huán)由3個(gè)模塊組成，即數(shù)字鑒相器(DPD)、數(shù)字環(huán)路濾波器(DLF)和數(shù)字壓控振蕩器(DCO)組成。不同類型的模塊構(gòu)成不同類型的鎖相環(huán)，這里采用超前滯后型鎖相環(huán)(LL－DPLL)從數(shù)據(jù)碼流中提取時(shí)鐘，DPLL原理如圖11所示。

圖11 DPLL結(jié)構(gòu)

由于從數(shù)據(jù)碼流中提取時(shí)鐘需要一個(gè)高倍的時(shí)鐘源，采用Quartus II下自動(dòng)生成的PLL IP核對(duì)晶振輸入的時(shí)鐘進(jìn)行倍頻，然后結(jié)合解碼模塊，如圖12所示。BPDPLL為倍頻模塊，Div20PLL為時(shí)鐘提取模塊，cmitonrz為解碼模塊。實(shí)驗(yàn)測(cè)得數(shù)字鎖相環(huán)的同步精度＜12 ns，同步建立時(shí)間約為2 ms。

圖12 倍頻+DPLL+CMI解碼

5 裝置測(cè)試

表2 測(cè)試設(shè)備

兩臺(tái)PCM可直接互連，也可通過E1口和SDH設(shè)備連接，如圖13所示。兩臺(tái)SDH設(shè)備采用光纖連接，PCM和SDH設(shè)備廠商都提供自環(huán)測(cè)試功能。

圖13 裝置測(cè)試

(1)E1測(cè)試方案。1)先在M側(cè)，將同步接口板設(shè)置成光纖自環(huán)方式，以檢測(cè)保護(hù)設(shè)備是否工作正常。2)將M側(cè)設(shè)置成近程COM2電自環(huán)工作方式，這樣檢測(cè)可區(qū)分出是其他通訊廠家設(shè)備或者通道的問題還是自身裝置的問題。3)遠(yuǎn)程電自環(huán)方式，即將N側(cè)的SDH設(shè)備進(jìn)行自環(huán)，檢測(cè)遠(yuǎn)程通道是否正常。4)將N側(cè)的光端機(jī)進(jìn)行自環(huán)，進(jìn)一步檢測(cè)通信設(shè)備和通信通道。5)在N側(cè)進(jìn)行同樣的測(cè)試工作。6)用可變光衰減器改變光纖線路上的光功率，記錄光功率值，并記錄保護(hù)裝置和光端機(jī)誤碼情況。7)模擬現(xiàn)場(chǎng)光接頭可能接觸不良或者沒插好的情況，記錄光功率和誤碼情況。8)用誤碼儀進(jìn)行誤碼測(cè)試，并測(cè)試數(shù)據(jù)延時(shí)和時(shí)鐘漂移、抖動(dòng)等情況。

(2)64 kbit·s－1測(cè)試方案。測(cè)試方法和 E1測(cè)試類似。

按照測(cè)試方案得到的測(cè)試結(jié)果基本達(dá)到了設(shè)計(jì)要求，有待進(jìn)一步優(yōu)化。

6 結(jié)束語

以Cyclone II FPGA芯片為核心構(gòu)造的光纖縱差保護(hù)同步接口有以下幾個(gè)突出的優(yōu)點(diǎn):FPGA使整個(gè)同步接口硬件架構(gòu)簡(jiǎn)潔、穩(wěn)定，軟件模塊清晰、同步性能優(yōu)越;利用同樣的硬件平臺(tái)實(shí)現(xiàn)E1接口和64 kbit·s－1接口，軟硬件得到復(fù)用，產(chǎn)品測(cè)試和維護(hù)均方便;Verilog HDL作為IEEE的一種標(biāo)準(zhǔn)語言，其處理的 FPGA內(nèi)部邏輯靈活，能適應(yīng)光纖縱差保護(hù)中的特殊需要。FPGA內(nèi)部由統(tǒng)一時(shí)序進(jìn)行控制，在硬件保持不變的前提下，通過軟件邏輯的不同組態(tài)，可實(shí)現(xiàn)不同的功能，軟件升級(jí)方便;該設(shè)計(jì)和方案成功應(yīng)用在光纖縱差保護(hù)裝置中，實(shí)驗(yàn)證明通信穩(wěn)定可靠，通道時(shí)延小。FPGA實(shí)現(xiàn)的同步接口使得保護(hù)光纖縱差保護(hù)中兩端裝置能嚴(yán)格同步、準(zhǔn)確、可靠地進(jìn)行數(shù)據(jù)信息交互。隨著大規(guī)?？删幊踢壿嬈骷夹g(shù)的發(fā)展，F(xiàn)PGA在光纖縱差保護(hù)中將得到更廣泛的應(yīng)用。

［1］張少凡.光纖在繼電保護(hù)中的應(yīng)用［J］.廣東電力，2003，16(4):49－52.

［2］徐志軍，徐光輝.CPLD/FPGA的開發(fā)與應(yīng)用［M］.北京:電子工業(yè)出版社，2002.

［3］盧毅，賴杰.VHDL與數(shù)字電路設(shè)計(jì)［M］.北京:科學(xué)出版社，2001.

［4］唐成虹，付建明，劉宏君，等.光纖縱差保護(hù)裝置中光纖數(shù)字接口的設(shè)計(jì)新方法［J］.電力系統(tǒng)自動(dòng)化，2005，29(2):83－85.

［5］Altera Company.Cyclone II device handbook［M］.MA USA:Altera Company，2005.

［6］潘濟(jì)猛，孫永先，申狄秋，等.智能變電站光纖縱差保護(hù)裝置同步方案比較［J］.電力自動(dòng)化設(shè)備，2010(9):101－104.

［7］張兆云，劉宏君，張潤(rùn)超.數(shù)字化變電站與傳統(tǒng)變電站間光纖縱差保護(hù)研究［J］.電力系統(tǒng)保護(hù)與控制，2010(3):58 －60，66.

［8］馮宇虹.TSD610光纖縱差保護(hù)裝置在電力系統(tǒng)的應(yīng)用［J］.華東電力，2010(6):943－946.