孫也

（吉林廣播電視大學(xué)，吉林 長(zhǎng)春 130022）

高性能處理器存儲(chǔ)控制器分析與優(yōu)化設(shè)計(jì)

孫也

（吉林廣播電視大學(xué)，吉林 長(zhǎng)春 130022）

針對(duì)處理器訪存延時(shí)問(wèn)題，本文對(duì)X處理器和DDR3 SDRAM進(jìn)行了深入分析。為提高訪存過(guò)程的并行性，對(duì)存儲(chǔ)控制器的結(jié)構(gòu)進(jìn)行了優(yōu)化設(shè)計(jì)。設(shè)計(jì)了全異或地址映射方式和分層訪存調(diào)度器，從而提高了存儲(chǔ)器帶寬利用率，具有一定的實(shí)際應(yīng)用價(jià)值。

存儲(chǔ)控制器；優(yōu)化；處理器

一、引言

存儲(chǔ)控制器決定了計(jì)算機(jī)的內(nèi)存容量、內(nèi)存類型與速度等重要參數(shù)，控制著存儲(chǔ)器的訪問(wèn)速度，決定了處理器性能的發(fā)揮，尤其在多線程、多核心的處理器中更為突出。因此，存儲(chǔ)控制器設(shè)計(jì)的好壞直接影響處理器性能的高低。

針對(duì)現(xiàn)有X處理器存儲(chǔ)控制器中存在的訪存延時(shí)問(wèn)題，為提高訪存過(guò)程的并行性，本文對(duì)存儲(chǔ)控制器地址映射方式和訪存調(diào)度模式進(jìn)行了優(yōu)化設(shè)計(jì)，通過(guò)對(duì)命令重排序，改變?cè)L存地址，減少延時(shí)，以此提高存儲(chǔ)器帶寬利用率和存儲(chǔ)性能。

二、存儲(chǔ)控制器基本結(jié)構(gòu)

存儲(chǔ)控制器連接存儲(chǔ)器和L3 cache，用于接收來(lái)自L3 cache的訪存請(qǐng)求，按照訪存請(qǐng)求的優(yōu)先級(jí)進(jìn)行調(diào)度，將訪存請(qǐng)求轉(zhuǎn)換成存儲(chǔ)器能夠識(shí)別的語(yǔ)言后發(fā)送到存儲(chǔ)器，完成數(shù)據(jù)讀寫任務(wù)。

X處理器集成了4個(gè)寬度為64位的DDR3存儲(chǔ)控制器，工作頻率達(dá)1600MHz，從而滿足其高性能運(yùn)算的需求。具有限制功耗、錯(cuò)誤檢測(cè)、自動(dòng)配置等功能，防止因功耗過(guò)大而影響處理器的性能，提高了存儲(chǔ)控制器的可靠性及可維性，其結(jié)構(gòu)如圖1所示。

圖1　存儲(chǔ)控制器結(jié)構(gòu)

可以看出，存儲(chǔ)控制器主要包括傳輸層和物理層，前者主要用來(lái)接收來(lái)自用戶層的存訪請(qǐng)求，轉(zhuǎn)化為物理層可識(shí)別的語(yǔ)言后發(fā)送到物理層，同時(shí)也承擔(dān)接收物理層返回?cái)?shù)據(jù)的功能。再按照上層邏輯所需要的時(shí)序發(fā)送給上層用戶邏輯，后者則按規(guī)定的格式將傳輸層送來(lái)的信息發(fā)送到DDR3芯片上，同時(shí)也擔(dān)負(fù)接收DDR3讀出數(shù)據(jù)的作用。

三、存儲(chǔ)控制器優(yōu)化設(shè)計(jì)

X處理器芯片集成了4個(gè)采用多體并行存儲(chǔ)結(jié)構(gòu)的存儲(chǔ)控制器，每個(gè)存儲(chǔ)控制器可以管理4個(gè)rank，共享一條外部總線，數(shù)據(jù)訪問(wèn)量很大，所以對(duì)映射方式和存儲(chǔ)調(diào)度過(guò)程都有很高的要求?；诖?，本文在原有存儲(chǔ)控制器結(jié)構(gòu)的基礎(chǔ)上，對(duì)存儲(chǔ)控制器中進(jìn)行優(yōu)化設(shè)計(jì)：一是增加了訪存調(diào)度器模塊；二是對(duì)用戶請(qǐng)求接口映射邏輯進(jìn)行改進(jìn)；三是增加了虛擬緩沖行模塊，如圖2所示。

圖2　存儲(chǔ)控制器優(yōu)化結(jié)構(gòu)

1、地址映射設(shè)計(jì)

用戶請(qǐng)求接口是上層用戶與DRAM控制器之間的接口，包括地址映射邏輯、控制邏輯以及請(qǐng)求隊(duì)列三個(gè)組成部分，用于接收L3 Cache發(fā)送的訪存請(qǐng)求、請(qǐng)求信號(hào)的讀、寫與傳輸，以及完成物理地址到存儲(chǔ)器實(shí)際地址的映射。

基本地址映射方式只針對(duì)同一個(gè)通道中的同一行的映射關(guān)系，并行執(zhí)行程序的優(yōu)勢(shì)還沒(méi)有發(fā)揮出來(lái)。同時(shí)，多核多線程處理器容易導(dǎo)致bank發(fā)生訪問(wèn)沖突，這一問(wèn)題用現(xiàn)有的地址映射方法還不能有效解決。針對(duì)這一問(wèn)題，本研究對(duì)地址映射方式進(jìn)行優(yōu)化，設(shè)計(jì)了一種全異或地址映射方式，即取出一部分請(qǐng)求地址與rank地址異或形成新的rank地址，另一部分與bank地址異或形成新的bank地址，如圖3所示。

圖3　優(yōu)化后的映射方式

2、分層訪存調(diào)度

內(nèi)存系統(tǒng)的帶寬和延時(shí)與訪問(wèn)的存儲(chǔ)體地址和行列地址有著密切的聯(lián)系，為此本文采用分層調(diào)度算法，訪存調(diào)度流程如圖4所示，可根據(jù)當(dāng)前請(qǐng)求和下一請(qǐng)求的地址是確定當(dāng)前請(qǐng)求訪問(wèn)狀態(tài)。當(dāng)前請(qǐng)求讀寫訪問(wèn)結(jié)束時(shí)，被訪問(wèn)行將關(guān)閉，新的命中行開(kāi)啟，否則當(dāng)前請(qǐng)求將禁止自動(dòng)預(yù)充，讀寫訪問(wèn)結(jié)束時(shí)，當(dāng)前被訪問(wèn)行保持開(kāi)啟狀態(tài)。該方法可有效改變?cè)L存地址，減少延時(shí)，提高存儲(chǔ)性能。

圖4　訪存調(diào)度流程

四、結(jié)論

X處理器是一款多核多線程高性能處理器。為解決處理器與存儲(chǔ)器之間速度差距問(wèn)題，本文的設(shè)計(jì)設(shè)計(jì)一款符合X處理器訪存特性的高效存儲(chǔ)控制器。提出了改變地址映射方式和存儲(chǔ)調(diào)試模式的優(yōu)化設(shè)計(jì)方案，提高了數(shù)據(jù)傳輸?shù)牟⑿行?，降低了訪存延時(shí)，大大提高了處理器的性能。

[1]鄧麗.高帶寬低延遲的DDR2存儲(chǔ)器控制器的研究與實(shí)現(xiàn)[D].長(zhǎng)沙：國(guó)防科技大學(xué),2006：25～28.

[2]陳先.嵌入式SRAM控制器驗(yàn)證關(guān)鍵技術(shù)研究[D].西安：西安電子科技大學(xué),2009(1)：13-15.

TP332

A

1008-7508（2015）09-0101-02

2015-07-11

孫也（1981-），吉林長(zhǎng)春人，吉林廣播電視大學(xué)講師，計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)。