曹興岡 樊江鋒 韓 晨

（中國(guó)航空計(jì)算技術(shù)研究所，陜西 西安 710068）

1553B總線(xiàn)模塊上電啟動(dòng)異常故障的分析與解決

曹興岡 樊江鋒 韓 晨

（中國(guó)航空計(jì)算技術(shù)研究所，陜西 西安 710068）

機(jī)載計(jì)算機(jī)在系統(tǒng)上電時(shí)，1553B總線(xiàn)模塊出現(xiàn)上電啟動(dòng)異常。從故障機(jī)理，時(shí)序邏輯和復(fù)位電路等方面分析，通過(guò)常溫、高低溫環(huán)境下的信號(hào)波形反復(fù)測(cè)試。分析定位為上電復(fù)位電路中的某電容導(dǎo)致上電復(fù)位信號(hào)爬升緩慢，產(chǎn)生抖動(dòng)，引起1553B總線(xiàn)模塊上電啟動(dòng)異常現(xiàn)象，對(duì)于此類(lèi)現(xiàn)象采取有效措施，消除故障。

復(fù)位電路；上電啟動(dòng)；信號(hào)抖動(dòng)

上電啟動(dòng)是機(jī)載計(jì)算機(jī) 1553B總線(xiàn)模塊的重要性能之一，在系統(tǒng)測(cè)試和應(yīng)用時(shí)，存在一些問(wèn)題，嚴(yán)重影響了機(jī)載計(jì)算機(jī)系統(tǒng)功能正常運(yùn)行，解決1553B總線(xiàn)模塊上電啟動(dòng)異常問(wèn)題，對(duì)于機(jī)載計(jì)算機(jī)系統(tǒng)穩(wěn)定、可靠運(yùn)行具有重要意義。

1 故障現(xiàn)象

機(jī)載計(jì)算機(jī)整機(jī)上電時(shí)，CPU模塊串口打印信息顯示上總線(xiàn)1553B總線(xiàn)模塊或下總線(xiàn)1553B總線(xiàn)模塊初始化不成功。

2 故障分析

CPU的串口打印1553B總線(xiàn)模塊初始化不成功，返回值為“0001”或“0003”，對(duì)應(yīng)函數(shù)返回值的描述信息，說(shuō)明1553B總線(xiàn)模塊尚未準(zhǔn)備好接收主機(jī)的初始化命令，也就是1553B總線(xiàn)模塊上電啟動(dòng)不成功。此故障一般由1553B總線(xiàn)模塊硬件電路造成，和系統(tǒng)應(yīng)用軟件無(wú)關(guān)。

機(jī)載計(jì)算機(jī)整機(jī)系統(tǒng)軟件在上電后對(duì)1553B總線(xiàn)模塊有軟復(fù)位操作，下總線(xiàn)1553B總線(xiàn)模塊復(fù)位操作命令為“OW 40C,1”，上總線(xiàn)1553B總線(xiàn)模塊復(fù)位操作命令為“OW 20C,1”。40C或20C為1553B總線(xiàn)模塊和主機(jī)的I/O接口，主機(jī)端通過(guò)給這個(gè)IO接口寫(xiě)“1”可以對(duì)1553B總線(xiàn)模塊進(jìn)行軟件復(fù)位，生成SRC軟復(fù)位信號(hào)，SRC信號(hào)經(jīng)邏輯譯碼后產(chǎn)生80186芯片的復(fù)位輸入信號(hào)RES，80186芯片的復(fù)位輸出信號(hào)RST和RES信號(hào)為反向的關(guān)系，其作為80186的復(fù)位輸出供系統(tǒng)使用。軟復(fù)位操作后復(fù)位信號(hào)的邏輯時(shí)序如圖1。

圖1　上電復(fù)位信號(hào)邏輯框圖

1553B總線(xiàn)模塊設(shè)計(jì)的主機(jī)接口電路中，IOW等控制信號(hào)在1553B總線(xiàn)模塊板內(nèi)設(shè)計(jì)有驅(qū)動(dòng)隔離電路，使用八向驅(qū)動(dòng)器驅(qū)動(dòng)IOW等主機(jī)控制信號(hào)，八向驅(qū)動(dòng)器芯片的使能端設(shè)計(jì)為用RST信號(hào)控制。

RST信號(hào)作為主機(jī)接口控制信號(hào)的使能控制，是防止在1553B總線(xiàn)模塊復(fù)位期間內(nèi)主機(jī)對(duì)1553B總線(xiàn)模塊進(jìn)行任何操作。故障1553B總線(xiàn)模塊上電復(fù)位時(shí)RES信號(hào)存在抖動(dòng)，80186芯片復(fù)位不完全時(shí)，會(huì)出現(xiàn)RST信號(hào)輸出常高的現(xiàn)象，見(jiàn)圖2。

圖2　RES信號(hào)抖動(dòng)造成80186不啟動(dòng)

通過(guò)上述分析可以看出，主機(jī)接口電路設(shè)計(jì)合理，I/O接口軟復(fù)位操作不能復(fù)位1553B總線(xiàn)模塊是由于1553B總線(xiàn)模塊自身上電復(fù)位信號(hào)RES抖動(dòng)，不能正常復(fù)位80186造成。

2.11553B總線(xiàn)模塊復(fù)位電路分析

1553B總線(xiàn)模塊80186處理器的的輸入復(fù)位信號(hào)RES的邏輯由GAL實(shí)現(xiàn)，邏輯表達(dá)式為：RES = RESET & MRES & SRC & LDC。

其中RESET為系統(tǒng)復(fù)位，MRES為1553B總線(xiàn)模塊的上電復(fù)位，SRC為軟件復(fù)位，LDC為XC1765和XC3042邏輯加載完成標(biāo)志信號(hào)。

1553B總線(xiàn)模塊的復(fù)位信號(hào)邏輯輸出，可以看出 1553B總線(xiàn)模塊的上電復(fù)位由復(fù)位芯片的復(fù)位信號(hào)MRES決定。

2.1.1上電復(fù)位分析

1553B總線(xiàn)模塊的上電復(fù)位電路由復(fù)位芯片實(shí)現(xiàn)，復(fù)位芯片的復(fù)位信號(hào)MRES在+5V輸出達(dá)到4.65V 50ms后復(fù)位結(jié)束，MRES信號(hào)置高。

故障 1553B總線(xiàn)模塊的復(fù)位由復(fù)位芯片復(fù)位輸出信號(hào)MRES決定，復(fù)位芯片芯片的復(fù)位MRES輸出從0V到5V的爬升需要1.6ms，其中在0.8V～2.0V的三態(tài)區(qū)的爬升時(shí)間為300us左右，期間大約有20us時(shí)間GAL邏輯輸出RES信號(hào)一直抖動(dòng)。

MG80C186芯片的手冊(cè)要求，復(fù)位信號(hào)低電平有效，復(fù)位時(shí)間應(yīng)大于4個(gè)時(shí)鐘周期，約為330ns，輸入復(fù)位信號(hào)RES抖動(dòng)，低電平時(shí)間短，不滿(mǎn)足MG80C186芯片的復(fù)位時(shí)間的要求，導(dǎo)致芯片不能正常啟動(dòng)。

2.1.2復(fù)位信號(hào)抖動(dòng)原因分析

復(fù)位芯片的復(fù)位信號(hào)MRES輸出從0V到5V的爬升需要1.6ms是由于設(shè)計(jì)中MRES對(duì)地接一個(gè)0.1uF的電容，如圖3所示，C4電容導(dǎo)致了MRES爬升緩慢，GAL輸出復(fù)位信號(hào)RES抖動(dòng)。

圖3　1553B總線(xiàn)模塊上電復(fù)位邏輯圖

復(fù)位芯片典型應(yīng)用圖中，在使用手動(dòng)復(fù)位時(shí)需并聯(lián)一0.1 μF電容，同時(shí)手冊(cè)中指出，不需要手動(dòng)復(fù)位時(shí)該部分電路可以被刪除。手動(dòng)復(fù)位只在1553B總線(xiàn)模塊設(shè)計(jì)調(diào)試階段使用，產(chǎn)品狀態(tài)穩(wěn)定后，手動(dòng)復(fù)位可去掉，所以 C4電容應(yīng)去掉。1553B總線(xiàn)模塊在機(jī)載計(jì)算機(jī)整機(jī)系統(tǒng)中支持手動(dòng)復(fù)位功能，由母板總線(xiàn)的X_RESET信號(hào)引入1553B總線(xiàn)模塊，該功能和復(fù)位芯片的手動(dòng)復(fù)位無(wú)任何關(guān)系，去掉C4電容不影響機(jī)載計(jì)算機(jī)整機(jī)系統(tǒng)的手動(dòng)復(fù)位功能。去掉C4電容，MRES輸出從0V到5V爬升在1us內(nèi)完成，其中在0.8V～2.0V的三態(tài)區(qū)的時(shí)間為100ns左右，這種條件下GAL的輸出信號(hào)RES沒(méi)有任何抖動(dòng)，見(jiàn)圖4，1553B總線(xiàn)模塊啟動(dòng)正常。經(jīng)過(guò)常溫、高溫、低溫環(huán)境試驗(yàn)的驗(yàn)證，去掉C4電容后，RES信號(hào)輸出正常，無(wú)抖動(dòng)，同時(shí)在機(jī)載計(jì)算機(jī)整機(jī)進(jìn)行系統(tǒng)級(jí)測(cè)試，各項(xiàng)測(cè)試合格，確認(rèn)去掉C4電容排除故障措施有效。

圖4　1553B總線(xiàn)模塊去掉C4電容RES和MRES的輸出波形

2.2FPGA邏輯加載標(biāo)志LDC

1553B總線(xiàn)模塊設(shè)計(jì)的RTC時(shí)鐘接口電路為FPGA芯片和串行PROM芯片實(shí)現(xiàn)。在上電過(guò)程中，須將PROM芯片中的邏輯加載到FPGA芯片中，加載過(guò)程中LDC信號(hào)常低，加載完成后 LDC信號(hào)置高，串行 PROM加載邏輯過(guò)程約需75ms。

使用FPGA芯片和PROM芯片的1553B總線(xiàn)模塊的復(fù)位邏輯關(guān)系如圖5所示，1553B總線(xiàn)模塊上電復(fù)位由LDC決定，復(fù)位信號(hào)正常，1553B總線(xiàn)模塊沒(méi)有任何故障。

圖5　裝焊FPGA芯片和PROM芯片的1553B總線(xiàn)模塊復(fù)位信號(hào)邏輯關(guān)系

故障的1553B總線(xiàn)模塊使用了替代芯片，裝焊FPGA芯片和串行PROM芯片狀態(tài)的1553B總線(xiàn)模塊在系統(tǒng)中測(cè)試正常，使用過(guò)程中未出現(xiàn)該故障。

裝焊替代芯片的1553B總線(xiàn)模塊和裝焊FPGA芯片和串行PROM芯片的兩種1553B總線(xiàn)模塊，元器件的變化導(dǎo)致了1553B總線(xiàn)模塊復(fù)位信號(hào)變化。裝焊替代芯片的1553B總線(xiàn)模塊無(wú)需串行PROM加載邏輯過(guò)程，LDC上電后直接置高，復(fù)位信號(hào)的時(shí)序關(guān)系如圖6，這時(shí)80186的輸入復(fù)位信號(hào)RES由1553B總線(xiàn)模塊上電復(fù)位信號(hào)MRES決定，上電復(fù)位信號(hào)抖動(dòng)，造成80186不能正常啟動(dòng)。

圖6　裝焊替代芯片1553B總線(xiàn)模塊復(fù)位信號(hào)邏輯關(guān)系

通過(guò)以上分析認(rèn)為：1553B總線(xiàn)模塊由于FPGA芯片和串行PROM芯片使用了其國(guó)產(chǎn)化替代芯片，從而帶來(lái)了1553B總線(xiàn)模塊復(fù)位信號(hào)的變化。使用替代芯片的1553B總線(xiàn)模塊復(fù)位信號(hào)由上電復(fù)位電路產(chǎn)生，復(fù)位芯片的復(fù)位輸出 MRES信號(hào)對(duì)GND接有1個(gè)0.1uF(位號(hào)C4)的電容，此電容導(dǎo)致MRES信號(hào)爬升緩慢，MRES通過(guò)GAL邏輯譯碼產(chǎn)生的RES信號(hào)抖動(dòng)，造成80186CPU芯片復(fù)位不完整，并且導(dǎo)致RST信號(hào)輸出常高，RST信號(hào)禁止了主機(jī)的IOW信號(hào)通過(guò)驅(qū)動(dòng)芯片輸入到接口電路，使軟復(fù)位操作無(wú)效。這種情況下，1553B總線(xiàn)模塊上電不能正常復(fù)位啟動(dòng)，造成了上電后主機(jī)不能初始化1553B總線(xiàn)模塊的故障現(xiàn)象。

3 處理措施

通過(guò)以上分析，故障的根本原因是上電復(fù)位信號(hào) MRES信號(hào)上接的C4電容，導(dǎo)致了上電復(fù)位信號(hào)異常，產(chǎn)品不能正常啟動(dòng)，實(shí)施去掉電容C4，同時(shí)在元器件替代驗(yàn)證應(yīng)透徹分析，充分驗(yàn)證，從技術(shù)和管理上徹底消除該故障。

4 結(jié)束語(yǔ)

通過(guò)消除1553B總線(xiàn)模塊上電復(fù)位信號(hào)的抖動(dòng)，解決了上電起動(dòng)異常問(wèn)題，同時(shí)在類(lèi)似產(chǎn)品元器件替代驗(yàn)證中，應(yīng)充分考慮元器件各種參數(shù)變化和影響，驗(yàn)證充分，使得機(jī)載計(jì)算機(jī)系統(tǒng)功能、性能達(dá)到穩(wěn)定可靠。

[1] 黃波.1553B總線(xiàn)控制系統(tǒng)時(shí)間同步設(shè)計(jì)[J].航天控制, 2008,26(6):70-73.

[2] 馬文波,鄭宇平.關(guān)于單片機(jī)不能正常上電復(fù)位的解決辦法[J].中國(guó)科技信息,2006,(6):123-124.

[3] 解維坤.基于 ATE的 FPGA測(cè)試[J].電子與封裝,2009, 9(12):17-19.

[4] 張京晶,程甘霖,包斌.基于FPGA嵌入式的PROM接口實(shí)現(xiàn)[J].電子測(cè)量技術(shù),2013,36(1):75-78.

Analyze and solve about last electricity start abnormal of 1553B data bus

When the airborne computer at system up time, the 1553B data bus appear the start abnormal condition。Analysis from the aspect of break down mechanism, the cycle time logic and reset electric circuit,test several times about the wave of the signal under normal,high and low temperature environment,After analyze,the reason for the abnormal was caused by an electric capacity in the wire reply an electric circuit up,the electric capacity caused the signal of start upset rise slowly,and also create trembles,and then the 1553B data bus show abnormal. Adopt valid measure to this kind of phenomenon, the cancellation break down.

Reset electric circuit;last electricity start;signal trembles

TP3

A

1008-1151(2015)06-0010-03

2015-05-11

航空基金項(xiàng)目（2006ZC31002）。

曹興岡（1977－），男，陜西戶(hù)縣人，中國(guó)航空計(jì)算技術(shù)研究所高級(jí)工程師，研究方向?yàn)橛?jì)算機(jī)應(yīng)用。