胡玉霞，楊志剛，胡 墩

（1.黃山學(xué)院 信息工程學(xué)院，安徽 黃山245041；2.烽火通信科技股份有限公司 技術(shù)部，湖北 武漢430070）

1 前 言

DOCSIS （Data-Over-Cable Sevice Interface Specifications） 有線電纜數(shù)據(jù)服務(wù)接口規(guī)范是由有線電纜標(biāo)準(zhǔn)組織CableLabs制定的國(guó)際標(biāo)準(zhǔn)，定義了在有線電纜上提供數(shù)據(jù)服務(wù)所需的通信和運(yùn)營(yíng)支撐的接口。DTI （DOCSIS Timing Interface） 又稱(chēng)DOCSIS定時(shí)接口，是ITU-T J.211標(biāo)準(zhǔn)中規(guī)定了一種新型的定時(shí)接口，主要應(yīng)用于有線電纜網(wǎng)絡(luò)，通過(guò)協(xié)議交互方式，在一根電纜線上同時(shí)實(shí)現(xiàn)頻率和時(shí)間同步[1]。

作為數(shù)字通信網(wǎng)的基礎(chǔ)支撐技術(shù)，時(shí)鐘同步技術(shù)的發(fā)展受到通信網(wǎng)技術(shù)發(fā)展的影響。隨著通信新業(yè)務(wù)和新技術(shù)的不斷發(fā)展，對(duì)同步技術(shù)性能要求越來(lái)越高。相對(duì)于成熟的頻率同步技術(shù)，以P2P技術(shù)為代表的時(shí)間同步技術(shù)獲得了快速發(fā)展。目前，新興的時(shí)間同步與現(xiàn)有的頻率同步彼此相對(duì)獨(dú)立，但從長(zhǎng)遠(yuǎn)來(lái)看，頻率同步與時(shí)間同步的統(tǒng)一是發(fā)展的必然趨勢(shì)。

FPGA[2,3]由于其可并行運(yùn)算，體系結(jié)構(gòu)和邏輯單元靈活，集成度高，適應(yīng)范圍寬，計(jì)算速度快等特點(diǎn)，受到廣大硬件工程師的歡迎。針對(duì)當(dāng)前DTI技術(shù)中使用的閉環(huán)相位調(diào)整位同步方法同步建立時(shí)間較長(zhǎng)的缺點(diǎn)，提出一種新的開(kāi)環(huán)位同步方法。該方法能夠解決在位同步失步的情況下，同步建立時(shí)間和調(diào)整精度相互制約的難題。借助FPGA開(kāi)發(fā)平臺(tái)，給出了新的開(kāi)環(huán)位同步FPGA 設(shè)計(jì)方法，并在ISE10.1平臺(tái)上進(jìn)行了實(shí)現(xiàn)。使用軟件對(duì)新的位同步方法的性能進(jìn)行了測(cè)試，結(jié)果證明開(kāi)環(huán)位同步方法能夠準(zhǔn)確提取輸入datain的同步時(shí)鐘，實(shí)現(xiàn)精確的位同步。

2 DTI位同步方法

位同步是指在接收端的基帶信號(hào)中提取碼元定時(shí)的過(guò)程，是正確取樣判決的基礎(chǔ)。在實(shí)現(xiàn)位同步時(shí)，可分為外同步法和自同步法兩種。在外同步法中，接收端的同步信號(hào)事先由發(fā)送端送來(lái)，而不是自己產(chǎn)生也不是從信號(hào)中提取出來(lái)。自同步法是指能從數(shù)據(jù)信號(hào)波形中提取同步信號(hào)的方法。DTI通信的碼元調(diào)制采用Manchester碼方式。Manchester碼是一種典型使用自同步法保持位同步的線路碼型[4]。

在Manchester碼中，每一位的中間有一跳變，位中間的跳變既作時(shí)鐘信號(hào)，又作數(shù)據(jù)信號(hào)；從高到低跳變表示“1”，從低到高跳變表示“0”。Manchester碼解決了傳輸數(shù)據(jù)沒(méi)有時(shí)鐘的問(wèn)題，Manchester碼流與Manchester碼流中的同步時(shí)鐘時(shí)序，如圖1所示。

圖1 Manchester碼與同步時(shí)鐘的時(shí)序

圖1中，Manchester是輸入的Manchester 碼流，clkout 是從Manchester 碼流中恢復(fù)得到的同步時(shí)鐘。使用clkout同步時(shí)鐘的下降沿就可以正確讀取Manchester碼元信息，為下一步的解碼提供必要條件。

目前，在CPLD/FPGA上常用的位同步方法采用鎖相環(huán)的閉環(huán)相位調(diào)整方法，該方法主要由采樣鑒相器，數(shù)字環(huán)路濾波器，數(shù)控振蕩器3部分組成，閉環(huán)相位調(diào)整的位同步方法工作原理如圖3所示。

圖2 閉環(huán)相位調(diào)整的位同步方法工作原理

在圖2中，輸入datain與數(shù)控振動(dòng)器里的輸出時(shí)鐘clkout通過(guò)采樣鑒相器產(chǎn)生超前脈沖up或滯后脈沖down，up和down脈沖通過(guò)數(shù)字環(huán)路濾波器產(chǎn)生相位校正序列co和bo。數(shù)控振蕩器根據(jù)co和bo信號(hào)不斷調(diào)整輸出clkout時(shí)鐘的相位，直到clkout與datain的相位一致，即clkout環(huán)路鎖定。clkout環(huán)路鎖定時(shí)，鑒相器無(wú)up和down脈沖輸出，輸出時(shí)鐘clkout為輸入datain的同步時(shí)鐘。

3 新的DTI位同步方法

閉環(huán)相位調(diào)整的位同步方法需要高頻時(shí)鐘以保證精度，一旦失步，就需要通過(guò)反饋回路重新調(diào)整。每一個(gè)超前和滯后脈沖僅能調(diào)整一步，使其同步建立時(shí)間和調(diào)整精度變得相互制約；如果接收碼元出現(xiàn)連“0”或是連“1”的情況，鎖定時(shí)間會(huì)很長(zhǎng)。

由于閉環(huán)相位調(diào)整的位同步方法存在同步建立時(shí)間較長(zhǎng)的缺點(diǎn)，提出了一種新型的開(kāi)環(huán)位同步方法。開(kāi)環(huán)位同步方法原理如圖3所示。

開(kāi)環(huán)位同步方法實(shí)現(xiàn)位同步的基本原理是利用輸入碼元datain的CLR（跳變沿）信號(hào)控制N分頻計(jì)數(shù)器，由N分頻計(jì)數(shù)器產(chǎn)生同步時(shí)鐘clkout。N分頻計(jì)數(shù)器實(shí)現(xiàn)對(duì)本地高頻時(shí)鐘clk的N分頻，控制同步時(shí)鐘clkout輸出的頻率；通過(guò)CLR信號(hào)對(duì)計(jì)數(shù)器的清零調(diào)整同步時(shí)鐘clkout輸出的相位。

圖3 開(kāi)環(huán)位同步方法原理圖

3.1 數(shù)字濾波模塊的FPGA實(shí)現(xiàn)

數(shù)字濾波模塊的作用是通過(guò)本地高頻時(shí)鐘將輸入碼元中的窄脈沖干擾濾除掉，這樣有效的避免線路傳輸中產(chǎn)生的毛刺對(duì)輸入的跳變沿提取造成干擾。這部分電路在FPGA設(shè)計(jì)中使用一個(gè)移位寄存器產(chǎn)生，輸入碼元被送入移位寄存器并緩存，通過(guò)移位寄存器的值產(chǎn)生輸出。datain通過(guò)數(shù)字濾波模塊后會(huì)產(chǎn)生一個(gè)固定的相移，再通過(guò)跳變沿提取電路后輸出到dataout。dataout與datain存在一定的相移，datain、dataout和clkout的相位如圖4所示。

圖4 datain、dataout和clkout的相位

同步時(shí)鐘clkout根據(jù)dataout產(chǎn)生，與dataout相位一致，clkout的下降沿能夠準(zhǔn)確讀取dataout的碼元信息，從而實(shí)現(xiàn)位同步。

3.2 跳變沿提取模塊的FPGA實(shí)現(xiàn)

跳變沿提取模塊的作用是通過(guò)提取輸入信號(hào)的跳變信息產(chǎn)生CLR信號(hào)，獲得輸入信號(hào)的真實(shí)相位。用這個(gè)CLR信號(hào)控制分頻計(jì)數(shù)器，就能控制輸出時(shí)鐘clkout的相位，實(shí)現(xiàn)輸出時(shí)鐘與輸入信號(hào)同步。跳變沿提取模塊的時(shí)序如圖5所示。本地高頻時(shí)鐘clk通過(guò)提取輸入datain的跳變信息產(chǎn)生CLR信號(hào)。

圖5 跳變沿提取模塊的時(shí)序

3.3 N分頻計(jì)數(shù)器模塊的FPGA實(shí)現(xiàn)

N分頻計(jì)數(shù)器模塊主要實(shí)現(xiàn)同步時(shí)鐘clkout的輸出，由本地高頻時(shí)鐘clk控制計(jì)數(shù)，CLR信號(hào)產(chǎn)生清零。計(jì)數(shù)器為N進(jìn)制的自增加循環(huán)計(jì)數(shù)器，計(jì)算值為：0→1→…→N-1→0→1→…。clk的下降沿計(jì)數(shù)器計(jì)數(shù)，當(dāng)沒(méi)有CLR信號(hào)輸入時(shí)，計(jì)數(shù)器的值自加1；有CLR信號(hào)時(shí)，計(jì)數(shù)器的值被置0。clk的上升沿讀數(shù)并分頻輸出clkout，計(jì)數(shù)器的值為N-1時(shí)，clkout輸出為高，計(jì)數(shù)值為N/2-1時(shí)，clkout輸出為低。通過(guò)計(jì)數(shù)器值對(duì)clkout輸出的控制，產(chǎn)生一個(gè)跟輸入碼元寬度對(duì)應(yīng)且占空比為50%的時(shí)鐘信號(hào)，即實(shí)現(xiàn)對(duì)輸入碼元的同步時(shí)鐘恢復(fù)，恢復(fù)出的同步時(shí)鐘為clkout。

4 仿真測(cè)試分析

對(duì)新的DTI開(kāi)環(huán)位同步方法進(jìn)行性能仿真測(cè)試分析，分為兩個(gè)部分進(jìn)行：（1） 位同步功能仿真分析；（2）DTI服務(wù)器信號(hào)接收和發(fā)送測(cè)試。

4.1 位同步的仿真分析

使用ISE10.1仿真工具ISE Simulater，對(duì)新的DTI位同步方法的功能進(jìn)行仿真，功能仿真結(jié)果如圖6所示。

圖6 位同步模塊在ISE Simulater上的功能仿真

從圖6中可以看到，dataout與clkout的相位保持一致，證明開(kāi)環(huán)位同步方法能夠準(zhǔn)確提取輸入datain的同步時(shí)鐘，實(shí)現(xiàn)精確的位同步。

4.2 DTI服務(wù)器信號(hào)接收與發(fā)送測(cè)試

DTI服務(wù)器信號(hào)接收與發(fā)送測(cè)試，能夠驗(yàn)證位同步模塊能否正常工作。利用ISE10.1中的ChipScope Pro工具，通過(guò)搭建模擬client端的測(cè)試環(huán)境，完成對(duì)DTI服務(wù)器信號(hào)接收與發(fā)送測(cè)試。ChipScope Pro Analyzer上的位同步波形如圖7所示。

圖7 ChipScope Pro Analyzer上的位同步波形

圖7中，信號(hào)tx_rx_data是客戶(hù)端返還給服務(wù)器的數(shù)據(jù)波形，clk_tx是服務(wù)器位同步電路產(chǎn)生的同步時(shí)鐘。從圖中可以看出，位同步電路恢復(fù)出的同步時(shí)鐘與輸入的數(shù)據(jù)波形相位一致，通過(guò)同步時(shí)鐘的下降沿能夠準(zhǔn)確讀取輸入數(shù)據(jù)信息。

5 結(jié)束語(yǔ)

本文提出一種新的DTI開(kāi)環(huán)位同步方法，該方法能夠解決在位同步失步的情況下同步建立時(shí)間和調(diào)整精度相互制約的問(wèn)題。通過(guò)FPGA平臺(tái)對(duì)新方法進(jìn)行了實(shí)現(xiàn)，使用軟件對(duì)新方法的性能進(jìn)行了仿真測(cè)試分析，結(jié)果表明新的DTI位同步方法能夠?qū)崿F(xiàn)位同步，具有較好的可行性，為開(kāi)發(fā)性能可靠的DTI服務(wù)器提供了理論方法和實(shí)踐基礎(chǔ)。

[1]王沁,龍萍,等.基于DOCSIS規(guī)范的測(cè)距機(jī)制分析與嵌入式實(shí)現(xiàn)[J].通信學(xué)報(bào),2006,32(9):96-101.

[2]楊海鋼,孫嘉斌,等.FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J].電子與信息學(xué)報(bào),2010,32(3):714-727.

[3]俞吉波,孔雪.FPGA實(shí)際可用性評(píng)估與發(fā)展趨勢(shì)分析[J].計(jì)算機(jī)工程,2011,37(13):282-284.

[4]Forster.R.Manchester encoding:opposing definitions resolved[J].Engineering Science and Education Journal.2000,9(6):278-280.