唐 寧，李 佐，李 琦

(桂林電子科技大學信息與通信學院，廣西桂林541004)

基準源主要是用在DAC、ADC、運放和振蕩器等電路中。隨著集成電路的集成度的增大、器件工藝的越來越精細，一個高性能的基準源對一個系統(tǒng)性能好壞起到了作用越來越重要，在某種程度上可以說決定了一個系統(tǒng)性能的好壞?；鶞试粗饕菫殡娐诽峁┮粋€穩(wěn)定的不隨著外界的條件有較大的輸出變化電壓。特別是SOC片上系統(tǒng)的發(fā)展，急需要高性能的基準源，由于超大規(guī)模集成度，一般要求功耗在μW級，能夠穩(wěn)定輸出1 V左右的電壓，電源電壓抑制比也要非常的高，并且能與CMOS兼容，基于以上的性能的要求，現(xiàn)在一般都采用帶隙基準電壓源，這也將是基準源未來的發(fā)展方向。［1］

1 傳統(tǒng)CMOS帶隙基準源的基本原理［2］

傳統(tǒng)的CMOS帶隙基準源一般是由2個不匹配的三極管和3個電阻和一個運放組成的，如圖1所示。

如果兩個同樣的晶體管(Is1=Is2=Is，Is為雙極晶體管管飽和電流)偏置的集電極電流分別為nI0和I0，并忽略它們的基極電流，則它們基極-發(fā)射極電壓差值為

圖1中的運放主要是起著鎖定X和Y兩個相等的電位。根據晶體極管的不匹配，可以得到R3段的電壓，即

由式(2)中可以看出VR3是一個與溫度呈正相關的值即呈正溫度系數(shù)電壓。

根據運放的虛短虛斷原理，可以得到VREF的等式，即

由于VT是一個一階溫度系數(shù)的電壓，通過精確調整R2/R3的比率，可以讓輸出電壓的一階溫度系數(shù)被完成抵消，從而得到和溫度無關的電壓。但實際中，還要考慮輸出電壓中得不到高階補償?shù)腣BE，由文獻［3］可以得到雙極晶體管VBE的溫度特性有

其中，電場因子η是由工藝決定的常數(shù)，Tr是一個給定的常數(shù)溫度。Ic與溫度有關，設Ic(T)=FTδ，則式可以改寫為

最后一項為非線性的分量，由于缺少高階補償，所以傳統(tǒng)的帶隙基準源所達到的溫漂一般只能在十幾10-6/℃甚至達到幾十10-6/℃。在很多的系統(tǒng)中是達不到要求的。

圖1 傳統(tǒng)的帶隙基準電壓源

2 非線性匹配補償?shù)膸痘鶞试?/h2>

如上面提到，存在一個TlnT項的非線性電壓，對于該項的補償，有分段線補償、曲線補償、非線性匹配補償?shù)纫幌盗械姆椒ǎF(xiàn)在用到的非線性匹配補償比較多。其電路結構如圖2所示。

由圖2和式1可知，電阻R1的電流為

圖2 非線性匹配補償基準源

流經電阻R2的電流為

如果只考慮這2個正負溫度系數(shù)的電流，則基準輸出端的電流為

這與傳統(tǒng)的一階補償沒有什么區(qū)別。但從圖2中可以看出還有2個電阻，這2個電阻兩端的電壓為VEB，Q1-VEB，Q3，則可得到流經這二個電阻的電流為

Tr是一個常溫常數(shù)。由文獻［4-6］從而得到

從而將高階補償轉化成了線性補償了，只要適當?shù)恼{節(jié)電阻的大小，其溫漂可以達到很好效果。其最終的基準輸出表達式為

式中第1項為PNP管的VBE電壓，第2項為一階補償項，具有正溫度系數(shù)，第3項為二階補償項。雖然這種補償溫漂能夠達到很高的性能，其溫漂系數(shù)一般在10×10-6以下，但是這種補償方式沒有考慮到工藝器件在實際情況的溫度特性。如果在高溫下，就不會有良好的溫漂特性了。由于考慮到功耗，電阻R2必須得在1 MΩ左右，再由式(11)可知，調節(jié)R4可以改變基準的輸出電壓。但電阻本身是正溫度系數(shù)器件，如果R4電阻過大，則會引起M4管的源漏極電流減小，即其補償電流也會減小，使得其正溫度補償能力也會隨著溫度的上升而減弱。圖3為非線性匹配補償?shù)姆抡骐娐穲D，充分地表明這個問題。如果選用較小的電阻，其受到的影響可能會相應的減小，但其基準的輸出電壓則會減小，不能達到一個大范圍的調節(jié)輸出。電阻R2也會對電路本身的正負溫漂產生一定的影響?？紤]到這些情況，所以對非線性補償電路作了一下改善，使其在高溫時得到三階的補償［7］，增大了其工作的溫度范圍以及減小基準輸出的溫漂。

圖3 非線性匹配補償仿真圖

3 改進的非線性三階補償基準源［8-10］

改進的非線性三階補償基準源中主要是對高溫時進行了三階的補償，其補償原理電路如圖4如示。

圖4 三階補償電路原理圖

圖中兩個恒流源都為正溫度系數(shù)(IPTAT)的恒流源，通過 M1∶M2=1∶K以及 M5∶M6=1 ∶L，M2管可以復制一個K倍的Ids1。下面的M5和M6管的鏡像比例為1∶L，也會復制一個L倍的Ids5電流。當溫度比較底時，由于是正溫度系數(shù)的電流，所以M1和M2管源漏電流差很小，不能使得右側的M3和M4管導通，處于截止區(qū)，不會對基準輸出端有補償作用;隨著溫度的上升，M2和M6管的電流差隨之增加，導致右側的對管導通，所以就產生了一個正溫度系數(shù)的電流流入基準端，補償高溫時由于輸出電阻過大而產生的較低的正溫度系數(shù)的溫漂。只要適當?shù)恼{整參數(shù)K、L和高溫補償輸出的PNP對管，就能夠得到比較理想的溫漂。對于圖4的結構，M1與M2管是用來調節(jié)補償溫度起點的，M6管是用來調節(jié)補償?shù)拇笮〉摹Ｍㄟ^這3個管子的合理搭配，補償?shù)臏囟瓤梢詮?℃開始補償，補償?shù)男Ч蚕喈數(shù)睦硐?，所以這個結構可以用于其他類型基準源，移植性常好。圖5為三階補償電路的仿真圖。

圖5 三階補償電路仿真圖

與文獻［11］相比，這種電路結構比較簡單，原理更簡單，所用的CMOS管比較少，少用了一個運算放大器，很大程度上減小了電路的功耗，不止如此，能夠最大化的做到溫度的補償，其溫漂也非常的小。圖6為改進后非線性匹配補償電路的仿真圖。

圖6 改進的非線性補償基準仿真圖

從圖5中可以看出，在130℃時，補償部分的電壓可以視為無補償，自從大于130℃后，曲線呈指數(shù)形式上升，正好與圖3成一個互補的曲線，抵消了下降的幅度。與圖3相比，從圖6中可以明顯看出在130℃左右時曲線向上升，很大程度上改善了溫漂系數(shù)。

4 二級密勒補償運算放大器的設計［12］

本設計中所用到的運放為二級密勒補償運算放大器。如圖7所示。

圖7 二級密勒補償電路原理圖

這是一個二級運放，由M1～M5構成的一級差分放大，M6，M7構成二級共源放大。差分放大采用P對管，可以降低共模輸入和增大電源電壓抑制比。左端為偏置電路，為整個電路提供一個穩(wěn)定的偏置。整個電路的增益為85 dB。圖8為整體的電路原理圖。

圖8 改進的非線性匹配補償帶隙基準電路原理圖

經過適當?shù)恼{整寬長比，可以使得它的低頻時電源電壓抑制比為-85 dB即圖9，也有很好的電源特性即圖10。

圖9 整體電路的電源電壓抑制比

圖10 電路的電源特性曲線

在進行工藝庫仿真的時候，應當考慮體管工藝庫的變化，即NMOS和PMOS晶體管速度的變化:TT，F(xiàn)F，SS，F(xiàn)S，SF。不同工藝的 MOS 管的區(qū)別在于:MOS管的柵極氧化層厚度，閾值電壓;不同的工藝模型提供的電阻有很大的偏差，實際情況中，溫漂系數(shù)會變大。為了說明不同工藝角的影響，在5種不同的工藝角下，對電路進行了仿真，仿真結果如圖11所示。仿真結果表明:在各種其他的工藝角下，溫漂系數(shù)變大了，但溫漂并沒有增大很多，能夠接受這個溫漂的變化范圍。圖12給出了改進的帶隙基準版圖。

圖11 不同工藝下的輸出仿真圖

圖12 帶隙基準版圖

5 總結

本文主要是對非線性匹配補償電路做了一種改進，使其在高溫時能夠得到三階補償，使其工作的溫度范圍有了很大的改善，其溫漂、電源電壓抑制比、功耗等性能也符合一個高性能的帶隙基準源，具有較高的價值。

［1］畢長紅，楊雪.CMOS帶隙基準源溫度補償?shù)难芯浚跩］.專用元器件，2011，14(2):34-35.

［2］何樂年，王憶.模擬集成電路設計與仿真［M］.北京:科學出版社，2008:196-262.

［3］Lee Inyeol，Kim Gyudong，Kim Wonchan.Exponential Curvature-Compensated BiCMOS Bandgap References［J］.IEEE Journal of Solid-State Circuits［J］.1994，29(11):1396-1399.

［4］張海良，梅金碩，孟磊.新型的2×10-6/℃分段線性Bandgap電壓基準源設計［J］.微處理機，2011(2):53-55.

［5］鄭朝霞，鄒雪城，邵超.一種高精度易擴展的分段線性補償帶隙基準源［J］.微電子學與計算機，2008，25(8):33-35.

［6］Gunawan M，Meijer G C M，F(xiàn)onderie J，et al.A Curvature-Corrected Low-Voltage Bandgap Reference［J］.IEEE Solid-State Circuits，1993(28):667-670.

［7］陳迪平，吳旭，黃嵩人，等.一種新型高精度低壓CMOS帶隙基準電壓源［J］.湖南大學學報，2012，39(8):48-51.

［8］畢查德·拉扎維.模擬CMOS集成電路設計［M］.陳貴燦，程軍，譯.西安:西安交通大學出版社，2003:309-327.［9］秦波，賈晨，陳志良，等.1 V電源非線性補償?shù)母邷囟确€(wěn)定性電壓帶隙基準源［J］.半導體學報，2006，27(11):2026-2038.

［10］李珂，王博，韋其明，等.采用分段線性補償?shù)幕鶞孰娏髟丛O計［J］.微子學，2009，39(5):603-604.

［11］胡佳俊，陳后鵬，蔡道林，等.高電源抑制比低溫漂帶隙基準源設計［J］.微電子學，2012，42(1):35-37.

［12］李沁蓮，陳向東，王麗娜.基于襯底運放的2階溫度補償帶隙基準電路［J］.微電子學，2011，41(3):333-334.