居行波王成華朱秋明崔銳陳學(xué)強(qiáng)

（1南京航空航天大學(xué)雷達(dá)成像與微波光子技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室，南京 210016）

（2南京航空航天大學(xué)電子信息工程學(xué)院，南京 210016）

深空接收機(jī)同步算法設(shè)計及實(shí)現(xiàn)

居行波1，2王成華1，2朱秋明1，2崔銳1，2陳學(xué)強(qiáng)1，2

（1南京航空航天大學(xué)雷達(dá)成像與微波光子技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室，南京 210016）

（2南京航空航天大學(xué)電子信息工程學(xué)院，南京 210016）

針對深空通信鏈路信號衰減大、傳輸時延長并存在大多普勒頻移的特點(diǎn)，提出了一種基于CCSDS協(xié)議標(biāo)準(zhǔn)接收信號的同步算法，采用Costas反饋環(huán)進(jìn)行載波同步，利用早遲門恢復(fù)定時時鐘，通過相關(guān)性檢測幀頭解決相位模糊問題，最后對相位誤差進(jìn)行估計并補(bǔ)償。在此基礎(chǔ)上，設(shè)計并實(shí)現(xiàn)了適合于現(xiàn)場可編程門陣列（FPGA）定點(diǎn)運(yùn)算特點(diǎn)的同步簡化等效電路?；赬ilinx FPGA平臺的實(shí)測結(jié)果表明，文章同步算法的硬件電路實(shí)現(xiàn)簡單，在15 dB信噪比的高斯白噪聲情況下能較好地實(shí)現(xiàn)時間、頻率的跟蹤與鎖定，可為未來深空接收機(jī)的優(yōu)化設(shè)計提供有益參考。

深空通信；科斯塔斯環(huán)；早遲門；相位補(bǔ)償；現(xiàn)場可編程門陣列

1 引言

隨著深空探測地位的日益突出，世界上越來越多的國家加入了深空探測的行列?？臻g數(shù)據(jù)系統(tǒng)咨詢委員會（Consultative Committee for Space Data Systems，CCSDS）為了提高深空資源的利用率，加強(qiáng)國際間的合作，提出了針對深空環(huán)境的空間鏈路協(xié)議也稱CCSDS標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)主要對航天器之間以及航天器與地面站之間的通信方式進(jìn)行了規(guī)范，有效地促進(jìn)了空間通信網(wǎng)絡(luò)的全球化與立體化［1-3］。

近年來隨著軟件無線電應(yīng)用的深入，深空接收機(jī)進(jìn)入中頻數(shù)字階段，依據(jù)欠采樣數(shù)字技術(shù)的中頻與低中頻數(shù)字系統(tǒng)，在應(yīng)用中占據(jù)主導(dǎo)地位。其中，美國國家航空航天局（NASA）第三代深空接收機(jī)——先進(jìn)深空應(yīng)答機(jī)（Advanced Deep Space Transponder，ADST）采用中頻欠采樣數(shù)字化技術(shù)，在Ka頻段四相相移鍵控（QPSK）調(diào)制方式下滿足高速率的傳輸需求［4］；而我國嫦娥三號探測器上的應(yīng)答機(jī)是使用X頻段測控系統(tǒng)完成探測器的測控任務(wù)。因此，相比于國際先進(jìn)水平，我國深空探測技術(shù)在處理高速率信號方面還存在一定的差距。

對于整個通信系統(tǒng)，接收機(jī)性能的好壞直接決定深空通信的質(zhì)量，而同步過程一直是影響整個接收機(jī)接收性能最重要的模塊。鑒于深空通信的特殊性，CCSDS標(biāo)準(zhǔn)發(fā)射信號包含光載波、空閑序列、捕獲序列和有用序列等多個階段［5］，國內(nèi)現(xiàn)有成熟的數(shù)字接收機(jī)同步算法無法直接應(yīng)用。因此，本文提出了一種針對CCSDS接收信號的分階段同步處理算法，并結(jié)合硬件電路實(shí)現(xiàn)的特點(diǎn)，在現(xiàn)場可編程門陣列（FPGA）平臺上對該算法進(jìn)行了簡化實(shí)現(xiàn)及性能測試。

2 系統(tǒng)模型

深空環(huán)境下，軌道器、著陸器、巡視器等航天器之間的通信鏈路具有衰減大、時延長、大多普勒頻移的特點(diǎn)，相比傳統(tǒng)無線衰落信道，其多徑影響較小，故可將接收信號模型定義為［6］

式中:Ks為信號衰減因子；m（t—τ）為存在時偏的用戶信息；f（t）、φ（t）表示該信號存在的頻偏與隨機(jī)相偏；n0為加性高斯白噪聲。針對包含時頻偏、隨機(jī)相位以及噪聲影響的正交發(fā)射信號，本文同步接收框圖如圖1所示。圖中，中頻輸入信號為60 MHz，依據(jù)數(shù)字欠采樣技術(shù)，用A/D采樣率為56 MHz的時鐘將中頻信號移至4 MHz低中頻；積分梳狀濾波器（CIC）對采樣信號進(jìn)行降速處理，同步模塊則對低速的4 MHz的低中頻信號進(jìn)行時間和頻率同步，估計相位并進(jìn)行補(bǔ)償。

圖1 接收模塊原理實(shí)現(xiàn)框圖Fig.1 Components of receiver

3 接收機(jī)同步算法分析

3.1 時頻同步

針對航天器之間通信鏈路大頻偏、大時延的問題，需要對接收到的信號進(jìn)行載波捕獲與跟蹤以及符號定時，因此將接收信號經(jīng)過時頻同步過程。

為了能夠較好地實(shí)現(xiàn)對載波鑒頻及鑒相，特對傳統(tǒng)Costas鎖相環(huán)進(jìn)行改進(jìn)并提取載波，其鑒相輸出可表示為

式中:I，Q分別為鑒相器兩路輸入；sgn［·］表示符號函數(shù)。以QPSK調(diào)制信號為例，假設(shè)發(fā)射端正交調(diào)制信號為

式中:I（t）、Q（t）為有效信息；ω0、φ0分別為接收載波的角頻率和初始相位；Ks為接收I、Q信號的幅值。假設(shè)數(shù)控振蕩器產(chǎn)生的本地載波信號為Kncos（ωct+φc）和Knsin（ωct+φc），其中Kn為數(shù)控振蕩器（NCO）增益；ωc，φc分別為本地載波的角頻率和初始相位。與接收信號分別相乘并通過匹配濾波器后得到I，Q兩支路信號如下:

式中:Δφ（t）=（ωc—ω0）t+（φc—φ0）；K=KsKnKL，KL為鑒相器增益；I1（t），Q1（t）通過極性判決鑒相器得到的鑒相誤差表示為［7-8］

經(jīng)由環(huán)路濾波器消除隨機(jī)信號起伏對載波的影響，輸出頻率誤差信號，控制NCO調(diào)整輸出本地載波的頻率，完成信號的載波捕獲與跟蹤。

環(huán)路濾波器采用二階濾波器，輸出表達(dá)式為

式中:x（n）和y（n）分別為環(huán)路濾波器的輸入和輸出；C1和C2分別是比例常數(shù)和積分常數(shù)，其值的確定可根據(jù)參考文獻(xiàn)［9］，本文中為簡化電路乘法運(yùn)算，取

鑒于FPGA硬件特點(diǎn)，在對Costas環(huán)進(jìn)行數(shù)字電路實(shí)現(xiàn)時，利用修正環(huán)路符號運(yùn)算的特點(diǎn)，對該鑒相電路進(jìn)行了簡化設(shè)計，避免了原環(huán)路中的乘法運(yùn)算。通過對輸出的I，Q兩路信號極性的判決，對兩路信號進(jìn)行加或減的運(yùn)算，得出相位偏差，經(jīng)由環(huán)路濾波后，輸出有效的頻率控制字（freq_ctrl），調(diào)整NCO的輸出頻率為對應(yīng)的（freq_ctrl/2N×fs）（N為相位累加器位寬，本文取N=32，fs為信號采樣率），通過閉環(huán)的不斷調(diào)整，最終達(dá)到同頻同相。

早遲門閉環(huán)同步法，利用傳輸信號邊緣自身的對稱性和反饋控制環(huán)來實(shí)現(xiàn)同步，主要包括早、遲門積分器、環(huán)路濾波器、誤差判決器和時鐘發(fā)生器［10］。本文對傳統(tǒng)實(shí)現(xiàn)電路進(jìn)行改進(jìn)，通過對載波同步后的I，Q兩路基帶信號符號位的判決，歸一化輸入積分器信號的幅值，可有效簡化電路中的積分運(yùn)算。

假設(shè)一個符號周期有2N個采樣點(diǎn)，則早、遲門積分器分別對前、后N個點(diǎn)進(jìn)行積分累加運(yùn)算得到Σsgn［I（t）］和Σsgn［Q（t）］，將該值取絕對值后相減，然后I，Q兩路求和，得到早、遲門時鐘的相位差，即環(huán)路濾波器的輸入，可表示為

式中:I_E_abs，I_L_abs，Q_E_abs，Q_L_abs分別是I，Q兩路早門、遲門積分器結(jié)果的絕對值；error（n）即是產(chǎn)生的相位誤差（當(dāng)處于理想中的最佳采樣時刻時，該相位誤差為0）。對該相位誤差進(jìn)行累計，并通過環(huán)路濾波器得到輸出值（lpout）；當(dāng)lpout超過某一門限時，表示此時的采樣點(diǎn)滯后于最佳采樣點(diǎn)；當(dāng)lpout低于某一門限時，表示該采樣點(diǎn)提前。因此，可通過誤差判決器對該累計相位誤差相對于門限的大小進(jìn)行判決，輸出時鐘調(diào)整步進(jìn)—1或+1，來糾正時鐘發(fā)生器輸出的早門時鐘、遲門時鐘和采樣時鐘，以達(dá)到符號定時的目的。

基于本文修正Costas環(huán)路和簡化早遲環(huán)路的時頻同步電路如圖2所示，對于時頻同步后的輸出信號殘留的相位模糊以及噪聲引起的隨機(jī)相位問題，本系統(tǒng)則通過后級幀同步進(jìn)行糾正或改善。

圖2 時頻同步實(shí)現(xiàn)原理框圖Fig.2 Time and frequency synchronization principle

3.2 幀同步

航天器應(yīng)答機(jī)在接收到的信號中，會存在由于握手過程或者干擾造成的無效信息，此時需要將有效信號從中剝離，而幀同步就是通過對信號導(dǎo)頭的搜索，提取有用信息的過程。

根據(jù)CCSDS協(xié)議標(biāo)準(zhǔn)中的規(guī)定，物理層傳輸信號是以幀為單位，每一幀包含一個幀頭和一個數(shù)據(jù)單元，在對數(shù)據(jù)單元進(jìn)行檢測之前，需要確定每一幀幀頭的位置，這個過程就稱為幀同步。本文依據(jù)CCSDS標(biāo)準(zhǔn)的要求，采用附加同步標(biāo)志位（ASM）作為每一幀數(shù)據(jù)的開頭，ASM位的具體形式為“0x FAF320”［11］，通過檢測該ASM位來對信號進(jìn)行幀同步［12］；同時，為解決載波同步遺留下來的相位模糊問題，需要通過對幀頭的檢測，判斷此時的相位模糊值。

另外，由于Costas環(huán)無法解決接收信號受到的隨機(jī)相位影響的問題，需要通過對幀頭的相位進(jìn)行估測并補(bǔ)償。相位估測是通過計算ASM位反正切值，估算出12位ASM位的平均相位偏移，并經(jīng)過相位旋轉(zhuǎn)達(dá)到相位補(bǔ)償?shù)哪康摹．?dāng)估算出的相位誤差值為Δθ，輸入的I、Q兩路信號為X，Y，則根據(jù)圖3中坐標(biāo)旋轉(zhuǎn)數(shù)字計算算法（簡稱CORDIC算法）原理［13］，可得到旋轉(zhuǎn)后的信號值X′、Y′分別為

式中:—π≤Δθ≤π。

基于上述方法的實(shí)現(xiàn)電路如圖4所示，圖中，符號同步后信號經(jīng)過符號提取模塊，取出的符號位存入移位寄存器；通過相位模糊鑒別器對不同相位模糊情況的判斷，與取反后的ASM位進(jìn)行異或并求和，得到幀頭的相關(guān)值；幀頭判決模塊是通過對不同相位模糊情況下相關(guān)值的判斷找出幀頭，并確定相位模糊標(biāo)志位，判斷此時的相位模糊值；數(shù)據(jù)接收模塊和ASM位接收模塊根據(jù)幀頭的位置及相位標(biāo)志位對信號與幀頭進(jìn)行分離，并糾正相位模糊問題；最后，通過比較接收到的ASM位與原ASM位信息差異，估計出相位誤差，并根據(jù)坐標(biāo)旋轉(zhuǎn)數(shù)字計算算法原理對接收數(shù)據(jù)進(jìn)行相位補(bǔ)償。

值得強(qiáng)調(diào)的是，相位模糊鑒別本質(zhì)是針對載波同步遺留下來的相位模糊問題，它通過將移位寄存器中信號的符號位進(jìn)行不同相位的翻轉(zhuǎn)，求出不同相位翻轉(zhuǎn)下與幀頭的相關(guān)值，利用幀頭判決器找出相關(guān)性滿足要求的情況，得出此時相位模糊的具體值（0、π/2、π或3π/2）。

圖3 相位旋轉(zhuǎn)原理圖Fig.3 Vector Rotation

圖4 幀同步硬件實(shí)現(xiàn)原理圖Fig.4 Frame synchronization principle

4 仿真結(jié)果及分析

利用FPGA軟件仿真工具M(jìn)odelsim及Matlab觀察Costas環(huán)路、早遲門環(huán)路以及相位補(bǔ)償?shù)妮敵霾ㄐ?。圖5給出了示波器中15 d B信噪比的高斯白噪聲下的60 MHz的QPSK調(diào)制波形，模擬了實(shí)際過程中航天器接收到的經(jīng)過下混頻的中頻調(diào)制信號。圖6給出了接收機(jī)載波頻率捕獲、跟蹤過程中，解調(diào)出的I/Q兩路基帶信號的波形，并且與發(fā)射端基帶成形波形進(jìn)行了比較。由于載波頻率捕獲階段，本地振蕩器與接收信號的頻率之間存在偏差，因此接收解調(diào)后的基帶信號會受到干擾導(dǎo)致誤碼；當(dāng)載波頻率完成捕獲進(jìn)入跟蹤狀態(tài)時，載波頻差較小，解調(diào)后的基帶信號與發(fā)射端成形基帶信號相似，最終完成對接收信號的鑒頻、鑒相過程。

在信噪比為15 d B的高斯白噪聲情況下，將早遲門閉環(huán)定時采樣前后的數(shù)據(jù)，分別導(dǎo)入Matlab軟件，得到星座圖（如圖7所示）。由于信道噪聲以及實(shí)際采樣點(diǎn)與最佳采樣點(diǎn)存在的固有的偏差，定時環(huán)路實(shí)際采樣點(diǎn)的幅值會出現(xiàn)上下波動的現(xiàn)象，但通過環(huán)路的不斷調(diào)整，最終會穩(wěn)定在一定的范圍內(nèi)。

圖5 QPSK調(diào)制波形Fig.5 Modulation waveform of QPSK

圖6 接收端基帶波形Fig.6 Baseband waveform of receiver

圖7 定時采樣前后數(shù)據(jù)星座圖Fig.7 Constellation diagram before and after time sampling

當(dāng)接收信號受到隨機(jī)相位［—π/8，π/8］影響，并在15 dB信噪比的高斯白噪聲情況下，將定時同步后的信號經(jīng)過幀同步模塊，觀察其中相位補(bǔ)償前后數(shù)據(jù)星座圖（如圖8所示），由圖可見經(jīng)過相位補(bǔ)償后的信號相位偏轉(zhuǎn)明顯減小，大大提高了接收性能。

圖8 幀同步相位補(bǔ)償前后數(shù)據(jù)星座圖Fig.8 Constellation diagram before and after phase compensation

5 結(jié)束語

本文以深空探測為背景，根據(jù)深空探測器通信鏈路大頻偏、高時延的特點(diǎn)，設(shè)計出了一種針對CCSDS標(biāo)準(zhǔn)的深空通信接收機(jī)同步算法，并通過簡化硬件電路，成功地在Xilinx FPGA平臺上對該算法進(jìn)行了仿真測試。測試結(jié)果表明:該算法在15 d B信噪比的高斯白噪聲下，能較好地解決深空環(huán)境下時偏、頻偏和隨機(jī)相位的影響，在實(shí)際的衛(wèi)星通信中可以完成對接收信號的解調(diào)并提取出有效信息，有助于提高衛(wèi)星應(yīng)答機(jī)對高速率傳輸信號的處理性能。

（

）

［1］孫輝先，陳小敏，白云飛.CCSDS高級在軌系統(tǒng)及在我國航天器中的應(yīng)用［J］.航天器工程，2003，12（1）:12-18 Sun Huixian，Chen Xiaomin，Bai Yunfei.CCSDS advanced orbit system and the application of the spacecraft in our country［J］.Spacecraft Engineering，2003，12（1）:12-18（in Chinese）

［2］趙和平，李寧寧.CCSDS標(biāo)準(zhǔn)在軍用航天任務(wù)中的作用［J］.航天器工程，2007，16（4）:78-81 Zhao Heping，Li Ningning.Implementation of CCSDS standard in military space mission［J］.Spacecraft Engineering，2007，16（4）:78-81（in Chinese）

［3］Li H，H Luo.Reliable transmission of consultative committee for space data systems file delivery protocol in deep space communication［J］.Journal of Systems Engineering and Electronics，2010，21（3）:349-354

［4］B Cook，M Dennis，S Kayalar，et al.Development of the advanced deep space transponder，IPN 142-156［R］.Pasadena，CA:NASA JPL，2004

［5］CCSDS.Proximity-1 space link protocol-physical layer recommendation for space data system standards，CCSDS 211.1-B-4［S］.Reston，VA:CCSDS，Blue Book，2013

［6］王昱霖，張更新.基于深空探測行星網(wǎng)自主無線電接收機(jī)技術(shù)［J］.空間電子技術(shù)，2013（2）:21-24 Wang Yulin，Zhang Gengxin.Autonomous radio based on Pla Netary Net in deep space exploration［J］.Space Electronic Technology，2013，（2）:21-24（in Chinese）［7］Roshna T R，R Nivin，Joy S，et al.Design and implementation of digital costas loop and bit synchronizer in FPGA for BPSK demodulation［C］//International Conference on Control Communication and Computing.Southampton:WIT Press，2013:39-44

［8］Tytgat M，M Steyaert.Time domain model for costas loop based QPSK receiver［C］//Ph.D.Research in Microelectronics and Electronics.New York:IEEE，2012:313-316

［9］袁君，馮全源，王丹.基于FPGA的全數(shù)字相干解調(diào)器的實(shí)現(xiàn)［J］.微電子學(xué)與計算機(jī)，2013，30（5）:38-42 Yuan Jun，F(xiàn)eng Quanyuan，Wang Dan.An implementation of all-digital coherent demodulator based on FPGA［J］.Microelectronics&Computer，2013，30（5）: 38-42（in Chinese）

［10］王永慶，喬媛，吳嗣亮.基于早遲門位同步環(huán)的FPGA實(shí)現(xiàn)［J］.微計算機(jī)信息，2009，25（3-2）:178-179 Wang Yongqing，Qiao Yuan，Wu Siliang.Bit synchronization loop based on early-late gate by FPGA［J］.Microcomputer Information，2009，25（3-2）: 178-179（in Chinese）

［11］CCSDS.Proximity-1 space link protocol-data link layer recommendation for space data system standards，CCSDS 211.0-B-5［S］.Reston，VA:CCSDS，Blue Book，2013

［12］Xue R，C F Wang，X R Li.A multiple correlation peak value detecting method for frame synchronization of DVB-S2［C］//IEEE International Conference on Communication Technology.New York:IEEE，2010: 837-840

［13］Meher P K，S Y Park.CORDIC designs for fixed angle of rotation［J］.IEEE Transactions on Very Large Scale Integration（VLSI）System.New York:IEEE，2013，21（2）:217-228

（編輯：張小琳）

Design and Implementation of Synchronization Algorithm for Deep Space Receiver

JU Xingbo1，2WANG Chenghua1，2ZHU Qiuming1，2CUI Rui1，2CHEN Xueqiang1，2
（1 Key Laboratory of Radar Imaging and Microwave Photonics，Nanjing University of Aeronautics and Astronautics，Nanjing 210016，China）
（2 College of Electronic and Information Engineering，Nanjing University of Aeronautics and Astronautics，Nanjing 210016，China）

This paper proposes a kind of receiver synchronization algorithm based on CCSDS to solve the problems of large link loss，path delay and large Doppler shift in deep space communication.This algorithm mainly includes Costas loop，early-late gate，frame header detection and phase compensation.Furthermore，this paper designs a synchronous circuit easily implemented with FPGA，and finally the performance of this design is tested on a FPGA of Xilinx.The result shows that this algorithm has simple structure of hardware circuit and high performance of tracking and locking time and frequency in the Gaussian white noise of 15dB SNR，with useful references for the future optimization design of deep space receiver.

deep space communication；Costas loop；early-late gate；phase compensation；FPGA

TN927.3

A DOI：10.3969/j.issn.1673-8748.2015.02.011

2015-01-04；

2015-03-07

中國博士后科學(xué)基金（2013 M541661），江蘇高校優(yōu)勢學(xué)科建設(shè)工程資助項(xiàng)目（PAPD）

居行波，男，碩士研究生，研究方向?yàn)橥ㄐ排c信息系統(tǒng)、電路與系統(tǒng)。Email：jxb_elvin@nuaa.edu.cn。