向 靜 陳苑明 何 為

（電子科技大學微電子與固體電子學院，四川 成都 610054）

胡永栓 寶 玥 陳先明

（珠海方正科技高密電子有限公司，廣東 珠海 519170）

集成電路封裝基板整板電鍍3 μm薄銅均勻性研究

向 靜 陳苑明 何 為

（電子科技大學微電子與固體電子學院，四川 成都 610054）

胡永栓 寶 玥 陳先明

（珠海方正科技高密電子有限公司，廣東 珠海 519170）

文章以封裝基板整板電鍍3μm銅層作為電鍍均勻性研究的對象，考察了電鍍陰極邊條寬度、陽極鈦籃間距、電鍍陰極邊條形狀、陰極擋板設計對電鍍銅均勻性的影響。實驗結果表明：全開孔的陰極擋板對均勻性的改善優(yōu)于半封孔半開孔設計；加寬陰極邊條寬為5cm，縮短陽極鈦籃排布為15.2cm，改變陰極邊條形狀為鋸齒形的情況下，能夠滿足2.5μm±0.5μm的品質要求，實現良好的電鍍均勻性。

均勻性；陰極邊條；陽極鈦籃

封裝載板是芯片和印制電路板互連中不可缺少的部分，封裝載板其線路精細程度、引腳分布數、大小等要求都遠高于印制電路板或背板。封裝載板技術從簡單的雙面載板進化到16層的超高密度載板，生產出了I/O數超過2000個，200 μm總厚度的超薄4層CSP載板等多種變化［1］。鍍層內應力控制問題、掩膜電沉積厚度均勻性問題、疊層結構層間結構問題、高深寬度比空洞填充問題［2］［3］，限制封裝載板精細化發(fā)展。

IC封裝載板作為PCB的一個分支，是在常規(guī)PCB要求的基礎上提出了更高要求［4］。3 μm銅電鍍的均勻性，一方面，均勻性越佳制作良率也越高；另一方面，3 μm銅層作為保護層，好的均勻性可以改善蝕刻產生的線路凹線或蝕刻過度等缺陷問題［5］。因此，3 μm整板銅柱的均勻性對封裝基板制作十分重要。

理論上，只有當陽極與陰極平行，電極完全切過電解液時，電力線才互相平行并垂直于電極表面，此時電流有陰極表面分布就均勻［6］；但實際上，電力線易聚集在邊緣，棱角或者尖端區(qū)，導致邊緣的電力線密度較高，這種現象稱為邊緣效應。整板電鍍的不均勻性主要是由于邊緣效應導致陰極板兩邊緣電鍍銅較厚。 本文主要考察電鍍陰極邊條寬度、陽極鈦籃排布、電鍍陰極邊條形狀、陰極擋板設計等影響電力線分布的因數來改善整板電鍍3 μm銅層的均勻性。

1 實驗部分

1.1 實驗設備及藥水

設備：穩(wěn)壓電源，龍門式電鍍線，磨拋機，金相顯微鏡，陰極擋板，陰極邊條。

電鍍液：市售通孔電鍍液，主要含有Cu2+、H2SO4、Cl-、光亮劑，抑制劑，整平劑等。

1.2 整板均勻性的研究

1.2.1 整板電鍍的實驗設計

本實驗每次取4塊表面層壓一層銅箔的FR4進行整板電鍍均勻性研究，測試板在龍門線銅缸中排布從左到右依次為1號、2號、3號、4號測試板，如圖1所示，每塊測試板測量36個點的銅厚。

實驗步驟：開料→電鍍前化學清洗→編號（從左至右測試板編號為1—4）→電鍍（鎳→銅→鎳）→取測試點制作切片→測量銅厚。

圖1 測試板在線上排布圖

實驗共研究了4個因素對鍍銅均勻性的影響?？疾煲蛩胤謩e為邊條位置、陽極鈦籃分布間距、陰極邊條形狀、陰極擋板類型，如圖2。邊條位置對電鍍均勻性的影響主要考察了3 cm和5 cm寬度的邊條對整板均勻性的影響，如圖2（a）。陽極鈦籃分布間距的影響主要考察了17.2 cm和15.2 cm，如圖2（b）。實驗還研究了不同形狀的陰極邊條對電鍍均勻行的影響，如圖2（c）。對陰極擋板類型的影響研究主要對比了全開孔和半開孔半封孔擋板，如圖2（d）。

圖2 均勻性研究因素圖

實驗統一采用1.1 A/dm2×12 m in的電鍍參數進行3 μm薄銅電鍍。實驗結果采用金相顯微鏡進行測量。對鍍銅層均勻性的評判指標為：

均勻性數值越小，則均勻性越好［7］。

1.2.2 陰極邊條寬度對整板電鍍均勻性影響

由于邊緣效應的影響，電力線在邊緣區(qū)域分布相對密集，通過增加邊條寬度可以降低測試板邊緣的電力線密度。本次實驗測試了不同寬度（3 cm和5 cm）的陰極邊條對均勻性的影響，實驗結果見表1。

由表1可知，對比邊條寬度為5 cm和3 cm時的電鍍均勻性，陰極邊條寬度由3 cm增加到5 cm，整板電鍍銅厚極值由2.01 μm降低到了1.73 μm，電流效率增加了1.9%。這是因為邊條越寬電力線密集區(qū)更多的集中在邊條上，故測試板邊緣的受到邊緣效應的影響將會被減輕。正是由于電力線部分轉移到了邊條上從而導致測試板上的電流效率減低。

表1 不同寬度的邊條的測試結果

1.2.3 陽極鈦籃間距對整板電鍍均勻性的影響

陽極鈦籃的間距對電力線的分布也是至關重要的，故實驗測試了陽極鈦籃間距對電鍍均勻性的影響。本實驗測試了陽極鈦籃間距17.2 cm和15.2 cm條件下整板電鍍均勻性，實驗結果見表2。

表2 不同陽極鈦籃間距的測試結果

表2數據說明15.2 cm的鈦籃間距與17.2 cm的鈦籃間距相比整板電鍍銅厚極值從17.3 μm降低到了0.94 μm，最大值由3.74 μm降低到了3.12 μn。同時，中間兩塊測試板的厚度的平均值明顯提高，整體均勻性得到了極大的改善。陽極鈦籃間距縮小不但將電力線向中間區(qū)域移動，而且可以減小邊緣電力線密度，電力線均勻性改善也就意味著整板電鍍均勻性的提高。

1.2.4 陰極邊條形狀對整板電鍍均勻性的影響

電力線更容易分布在邊緣，尖端或者棱角處。本測試是通過改變陰極邊條邊緣形狀已達到邊緣長度加大，尖端更多，棱角更多，以使測試板邊緣的電力線密度降低。測試結果見表3。

從表3可知，均勻性由差到好的順序為：1號、2號、3號，在一定范圍內，相對邊緣越長、棱角數以及尖端數越多對其均勻性越好。這是因為在一定范圍內，相對邊緣越長、棱角數以及尖端數越多，對電力線的吸引越大，則測試板受到邊緣效應的影響也就越小，電力線分布相對均勻。同時，也能夠發(fā)現邊條吸引電力線越強，相對的電流效率也會減低，但減少量相對較小。

1.2.5 陰極擋板設計對整板電鍍均勻性的影響

電流在電極表面上的不均勻分布與電流在通過陰一陽極間電解液時所遇到的阻力不同有關［8］。電力線穿過不同介質之間的能力是不一樣的，所以當在測試板兩邊添加不導電擋板同樣會影響電力線在陰極板上的分布。測試對比5 cm邊條和擋板，不同設計的擋板在均勻性改善中效果情況。測試結果見表4。

表4表明5 cm的邊條比實驗所用的擋板條件對均勻性的改善效果更好。5 cm的邊條條件下，測試板左右兩邊緣的銅厚最高；擋板條件下，則是測試板邊緣銅層較薄，尤其是塞孔的陰極擋板其最邊緣區(qū)域為測試整面最薄區(qū)域。擋板條件下的電流效率高于使用陰極邊條條件下的電流效率。三組實驗的測試結果差異較為明顯的是1號和4號板，中間兩塊測試板的變化相對比較接近且均勻性良好。

表3 不同形狀邊條的測試結果

2 結果與討論

封裝載板作為集成電路互連的關鍵部分，均勻性對提高封裝載板的制作精密度、良率、以及降低成本較為重要。本文研究了陰極邊條寬度以及形狀、陽極鈦籃位置、不同設計陰極擋板對3 μm整板電鍍銅層均勻性的影響；每組測試均可發(fā)現中間兩塊板的均勻性較兩邊兩塊測試板好；相對于3 μm的陰極邊條，5 cm的陰極邊條測試板的銅柱均勻性較好；陽極鈦籃間距從17.2 cm減小到15.2 cm對均勻性的改善十分明顯，不僅提高了兩邊測試板的均勻性，中間兩塊板的均勻性也有顯著提高；通過改變陰極邊條形狀已達到增加相對邊緣、棱角數以及尖端數可以減輕邊緣效應對測試板的影響，使用陰極邊條在減輕邊緣效應的影響時也會略微降低電流效率；本實驗設計的陽極擋板在不影響電流效率的條件下，也對邊緣效應有一定的影響。

表4 不同形狀邊條的測試結果

［1］The electronics industry report［M］. Prism ark，2013:167-172.

［2］Luo J K， Chu D P， Flew itt A J， et al. Uniform ity control of Ni thin-film m icrostructures deposited by through-mask plating［J］. Journal of Electrochem ical society， 2005， 152（1）:C36-C41.

［3］Toshikazu O， Tamie K， Kazyo K， Patterned copper plating layer thickness made uniform by placement auxiliary grid electrode about ball GRID arrays［J］. Chemical ENGINEERING Communications， 2006，193:1503-1513.

［4］華嘉楨. IC封裝基板的新一代過孔互連技術［J］. 印制電路信息， 2010（12）:42-46.

［5］Stephen Kenny，Nina Dambrow sky and Olivier M ann. Via Filling: Challenges for the Plating Process for Conveyorised Production， Packaging，Assembly and Circuits Technology Conference，Taipei，2012:251-254.

［6］馮立明. 電鍍工藝與設備［M］. 北京:化學工業(yè)出版社， 2005，8.

［7］Hou jun Hsu， Jung Tang Huang， Pe shan chao，Sheng Hsiung Shih. Surface m odification on p lating-based Cu/Sn/0.7Cu lead-free copper，M icroelectronic Engineering， 85（2008）:1595-601.

［8］黃慧民，曾振歐. 應用電化學［M］. 廣州: 華南理工大學出版社，1995:2 4 9-53.

向靜，電子科技大學在讀博士生，師從何為教授，從事集成電路封裝基板制造技術及材料研究。論文工作獲得了廣東省2013年重大專項的資助（項目編號：2013A090100005）。

更 正

本刊10月期，P42頁，方克洪的《高熱可靠性高CTI覆銅板的開發(fā)與性能研究The Development and Performance Research of the Copper Clad Laminate w ith High CTI and High Thermal Reliability》一文中，圖3更正如下：

Study on uniform ity of entire board 3 μm copper p lating for Integrated Circuit Substrate

XIANG Jing CHEN Yuan-ming HE Wei HU Yong-shuan BAO Yue CHEN Xian-ming

In this paper， electroplating copper layer to the 3μm substrate whole plate is the research object of uniform electroplating. The article exam ines how the w idth of sidebar， the arrangement of anode titaniμm basket， the shape design of sidebar ， the design of cathode baffle impact electroplating copper on uniformity. The experimental results show that open hole cathode baffle on the uniform ity is better than the design that half of the baffle isn’t hole and half is open hole； under the condition of w idening cathode strake w idth of 5cm， shorten the anodized titaniμm basket arrangement for 15.2cm， change the cathode edge shape can meet the quality requirements: 2.5μm + 0.5μm，and achieve good plating uniformity.

Uniform ity； The Cathode Strake； The Anodized Titaniμm Basket

TN41

A

1009-0096（2015）12-0048-05