鄒志鵬,卜 剛,鄒 鷺

(南京航空航天大學(xué) 電子信息工程學(xué)院,江蘇 南京 210016)

基于狀態(tài)機(jī)控制的降壓型開關(guān)電容DC-DC轉(zhuǎn)換器

鄒志鵬,卜 剛,鄒 鷺

(南京航空航天大學(xué) 電子信息工程學(xué)院,江蘇 南京 210016)

介紹一種基于狀態(tài)機(jī)控制的多種增益模式轉(zhuǎn)換的控制方法,采用增益跳變和跳周期調(diào)制技術(shù),控制增益模式的切換和開關(guān)頻率,使輸出電壓穩(wěn)定,并使系統(tǒng)有較高的轉(zhuǎn)換效率。基于csmc0.5 μm CMOS工藝進(jìn)行spectreverilog仿真,結(jié)果表明能準(zhǔn)確控制3種增益的切換和開關(guān)頻率的變化,并可輸出約1.8 V的穩(wěn)定電壓,紋波<20 mV,達(dá)到了預(yù)期目的。

電容陣列;增益跳變;數(shù)字狀態(tài)機(jī);跳周期調(diào)制

隨著集成電路技術(shù)的不斷發(fā)展,便攜式移動終端的大量出現(xiàn),對供電電源的要求也越來越高,例如便攜性、低功耗、輸出穩(wěn)定、高效率等。目前,傳統(tǒng)電荷泵一般采用固定轉(zhuǎn)換比[1-2]和固定開關(guān)頻率線性控制電荷泵的充放電,具有低噪聲,高EMI抑制的優(yōu)點(diǎn),但其轉(zhuǎn)換效率低,尤其工作在低負(fù)載的轉(zhuǎn)換效率較低。而傳統(tǒng)具有多轉(zhuǎn)換比模式的電容泵[3-8],相比固定轉(zhuǎn)換比具有較高效率,但其動態(tài)響應(yīng)速度較慢。另外,為了提高轉(zhuǎn)換效率,降低輸出電壓紋波,同時(shí)采用多種調(diào)制機(jī)制會產(chǎn)生競爭現(xiàn)象。

在現(xiàn)有的電荷泵開關(guān)電源的研究工作中,提出了采用有限數(shù)字狀態(tài)機(jī)控制器的調(diào)制策略[4]和狀態(tài)機(jī)的設(shè)計(jì)原則[5],但并未結(jié)合開關(guān)電源系統(tǒng)設(shè)計(jì)展開較為具體的研究論述。鑒于此,本文采用了一種基于數(shù)字狀態(tài)機(jī)為研究核心,設(shè)計(jì)了一種以此作為增益跳變調(diào)制技術(shù)的多轉(zhuǎn)換比電荷泵轉(zhuǎn)換器。針對傳統(tǒng)多增益電荷泵工作中低增益切換到高增益時(shí)會出現(xiàn)效率陡降的現(xiàn)象,采用狀態(tài)機(jī)來控制并完成各轉(zhuǎn)換比之間的切換,準(zhǔn)確平緩地在高低轉(zhuǎn)換比之間進(jìn)行跳躍,提高了效率、動態(tài)響應(yīng)速度并且使電路數(shù)字化,便于實(shí)現(xiàn)復(fù)雜算法;此外,引入了跳周期調(diào)制技術(shù)(Pulse Skipping Modulation,PSM)[9-10],同樣由數(shù)字狀態(tài)機(jī)根據(jù)負(fù)載情況控制開關(guān)頻率,起到了粗調(diào)后再微調(diào)的作用。在保證穩(wěn)定輸出的同時(shí),提高了控制的精度和準(zhǔn)確性,并能提供快速的動態(tài)響應(yīng)以及較高的轉(zhuǎn)換效率。同時(shí),狀態(tài)機(jī)能夠合理的選擇調(diào)制機(jī)制,一段時(shí)間內(nèi)只允許一種機(jī)制工作,有效避免了競爭現(xiàn)象的產(chǎn)生。

1 開關(guān)電容DC-DC轉(zhuǎn)換器的工作原理

開關(guān)電容DC-DC轉(zhuǎn)換器的開關(guān)電容陣列由開關(guān)管(SW1～SW9)和電荷泵(C1～C2)構(gòu)成,電荷泵充作為儲能元件,通過時(shí)鐘發(fā)生器及控制電路產(chǎn)生兩相不交疊時(shí)鐘信號phase1和phase2控制9個(gè)開關(guān)管的導(dǎo)通與關(guān)斷與電荷泵不同的串并聯(lián)組合,得到3種增益拓?fù)浣Y(jié)構(gòu)[8,11],即對應(yīng)G=1,G=2/3和G=1/2 3種轉(zhuǎn)換比,然后使電荷泵進(jìn)行周期性的充放電,從而將儲存在電荷泵上的能量轉(zhuǎn)移到輸出端,進(jìn)而實(shí)現(xiàn)了電壓轉(zhuǎn)換。開關(guān)電容陣列見和關(guān)電容DC-DC轉(zhuǎn)換器系統(tǒng)框圖如圖1所示。

圖1 開關(guān)電容DC-DC轉(zhuǎn)換器系統(tǒng)框圖

2 增益跳變電路

傳統(tǒng)電荷泵一般采用固定轉(zhuǎn)換比進(jìn)行電壓轉(zhuǎn)換[1-2],采用該種結(jié)構(gòu)帶來的缺點(diǎn)是,只能保證在有限的輸入范圍內(nèi)保持高效率,針對這個(gè)問題,采用了多增益調(diào)制技術(shù)[7-8],即可根據(jù)輸入電壓選擇合適的轉(zhuǎn)換比拓?fù)浣Y(jié)構(gòu),從而提高了系統(tǒng)效率。

增益跳變電路主要由3部分組成,分別是2 bitADC、輸出檢測電路和狀態(tài)機(jī)。輸入電壓經(jīng)ADC得到2 bit數(shù)字量信號d2和d1,其中d2為高位,d1為低位;信號A和B是輸出采樣信號,作為狀態(tài)機(jī)的輸入;信號en、t32和s1是開關(guān)電容陣列中拓?fù)浣Y(jié)構(gòu)的控制信號。

系統(tǒng)輸入電壓Vin工作在2.6～4.2 V區(qū)間內(nèi)。輸入電壓經(jīng)分壓后,分別和基準(zhǔn)電壓Vref1、Vref2進(jìn)行比較(Vref1=1.2 V,Vref2=0.9 V),從而得到2 bit數(shù)字量d2d1,d2d1與開關(guān)電容DC-DC轉(zhuǎn)換器增益關(guān)系如表1所示。

表1 輸入電壓與開關(guān)電容DC-DC轉(zhuǎn)換器增益關(guān)系表

圖2左下方是輸出檢測電路,主要由兩個(gè)比較器實(shí)現(xiàn)。輸出檢測電路通過檢測當(dāng)前負(fù)載狀態(tài),給出判斷信號A、B,進(jìn)而在某一段輸入電壓區(qū)間內(nèi),根據(jù)負(fù)載情況,實(shí)時(shí)地改變開關(guān)電容網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)。輸出檢測電路工作情況如表2所示。

圖2 增益跳變電路

表2 輸出檢測電路工作情況表

3 脈沖跳周期電路

文中采用的跳周期調(diào)制技術(shù)[9-10]主要由比較器、多路選擇器及不交疊時(shí)鐘產(chǎn)生電路組成。圖3中的Vf是系統(tǒng)輸出電壓采樣信號,Vref是基準(zhǔn)電壓源(Vref=1.8 V),多路器輸出信號CLK由控制信號S控制,當(dāng)S=1時(shí),CLK=0,當(dāng)S=0時(shí),輸出信號CLK為振蕩器產(chǎn)生的時(shí)鐘信號。當(dāng)Vf>Vref時(shí),比較器輸出高電平,則CLK=0,時(shí)鐘暫時(shí)關(guān)斷,系統(tǒng)輸出電壓降低,待系統(tǒng)輸出電壓降低到使得Vf

技術(shù),可降低系統(tǒng)的開關(guān)頻率,進(jìn)而得到較高輕載效率。

圖3 跳周期調(diào)制電路

4 數(shù)字狀態(tài)機(jī)的設(shè)計(jì)

鑒于系統(tǒng)控制的復(fù)雜性,文中采用數(shù)字狀態(tài)機(jī)來控制,圖4為狀態(tài)流程圖。

圖4 數(shù)字狀態(tài)機(jī)狀態(tài)流程圖

如圖4所示,d2d1AB為狀態(tài)機(jī)4 bit輸入,ent32s1為狀態(tài)機(jī)3 bit輸出。en和t32為控制開關(guān)電容轉(zhuǎn)換器拓?fù)浣Y(jié)構(gòu)的控制信號,s1為控制脈沖跳變調(diào)制的控制信號。

狀態(tài)機(jī)的設(shè)計(jì)包括一個(gè)初始狀態(tài)Q0,3個(gè)增益狀態(tài)Q1、Q2和Q3,以及兩個(gè)狀態(tài)之間的過渡態(tài)Q4和Q5,另外還有3個(gè)狀態(tài)控制時(shí)鐘開關(guān)。其中Q1、Q2、Q3分別對應(yīng)x1/2、x2/3、x1,3個(gè)轉(zhuǎn)換比。轉(zhuǎn)換比之間不直接跳轉(zhuǎn),需經(jīng)過過渡態(tài)Q4、Q5,進(jìn)而完成跳變過程。

狀態(tài)機(jī)正常工作時(shí),一個(gè)時(shí)鐘上升沿來臨時(shí)候鎖存當(dāng)前狀態(tài),在下一個(gè)時(shí)鐘上升沿來臨的時(shí)候進(jìn)行新的狀態(tài)切換,并輸出響應(yīng)的控制信號,首先由ADC根據(jù)輸入電壓選擇合適增益狀態(tài),然后根據(jù)輸出電壓采樣信號做出下一步的跳轉(zhuǎn),PSM作為固定轉(zhuǎn)換比下對電壓進(jìn)行微調(diào),兩個(gè)時(shí)鐘counter1和counter2控制在x2/3和x1時(shí)開啟PSM的最大時(shí)間,當(dāng)計(jì)數(shù)超過最大值時(shí),狀態(tài)由從高增益切換到下一級的低增益狀態(tài),從而提高效率。兩個(gè)機(jī)制相互配合使?fàn)顟B(tài)控制更加高效,輸出電壓更加精確。參考電壓,en、t32和s1與開關(guān)電容網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)關(guān)系表如表3所示。

表3 控制信號en和t32與開關(guān)電容網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)關(guān)系表

5 仿真與測試結(jié)果

仿真采用CSMC 0.5 μm混合信號CMOS工藝,仿真器為Spectreverilog,設(shè)計(jì)采用的開關(guān)頻率f=500 kHz,占空比D1=0.5,輸入電壓Vin在2.6～4.2 V中取2.8 V、3.6 V和4.2 V仿真測試。當(dāng)Vin=2.8 V,IL=4 mA時(shí),仿真結(jié)果如圖5所示,輸出電壓約1.8 V,紋波16 mV,狀態(tài)機(jī)輸出ent32s1最終穩(wěn)定在010,系統(tǒng)保持在G=1轉(zhuǎn)換比下;當(dāng)Vin=3.6 V,IL=4 mA時(shí),仿真結(jié)果如圖6所示,輸出電壓約穩(wěn)定在1.8 V,紋波6 mV,狀態(tài)機(jī)輸出ent32s1最終穩(wěn)定在110,系統(tǒng)轉(zhuǎn)換比保持在G=2/3轉(zhuǎn)換比下;當(dāng)Vin=4.2 V,IL=4 mA時(shí),仿真結(jié)果如圖7所示,輸出電壓穩(wěn)定約在1.8 V,紋波3 mV,狀態(tài)機(jī)輸出ent32s1最終穩(wěn)定在100,系統(tǒng)保持在G=1/2轉(zhuǎn)換比下。其中,第1行是輸出電壓,第2、3行是拓?fù)浣Y(jié)構(gòu)控制信號,第4行是PSM的控制信號。仿真結(jié)果匯總表如表4所示。

圖5 Vin=2.8 V,IL=4 mA仿真結(jié)果

圖6 Vin=3.6 V,IL=4 mA仿真結(jié)果

圖7 Vin=4.2 V,IL=4 mA仿真結(jié)果

圖8給出系統(tǒng)在不同輸入電壓和負(fù)載的情況下對輸出電壓的影響波形圖。其中,第1行是輸出電壓,第2、3行是拓?fù)浣Y(jié)構(gòu)控制信號,第4行是PSM的控制信號,第5行是負(fù)載電流波形。

圖8 動態(tài)負(fù)載仿真結(jié)果

表4 不同輸入電壓和負(fù)載情況下輸出變化表

從表4可看出,輸出電壓穩(wěn)定在1.8 V附近,且隨著負(fù)載電流的減小,輸出電壓紋波也隨之減小,紋波基本能保持在20 mV以內(nèi)。表4中轉(zhuǎn)換效率1為采用狀態(tài)機(jī)后的系統(tǒng)效率,轉(zhuǎn)換效率2為采用邏輯電路的系統(tǒng)轉(zhuǎn)換效率。從轉(zhuǎn)換效率的角度來說,和以傳統(tǒng)邏輯電路作為模式控制相比較,沒有明顯提高,但相比單一轉(zhuǎn)換比,在不同的輸入范圍內(nèi)采用多種轉(zhuǎn)換比,使系統(tǒng)平均效率有效提高。從測試結(jié)果還可以看出,由于采用數(shù)字狀態(tài)機(jī),電荷泵能快速地響應(yīng)負(fù)載的變化。當(dāng)負(fù)載跳變時(shí),比較器立即檢測到輸出電壓的變化,數(shù)字狀態(tài)機(jī)即可根據(jù)比較器給出的結(jié)果以及當(dāng)前工作狀態(tài)在一個(gè)周期(2 μs)內(nèi)完成邏輯判斷同時(shí)給出控制信號切換到相應(yīng)的低增益或增益跳變模式。

6 結(jié)束語

開關(guān)電容DC-DC轉(zhuǎn)換器相對于線性調(diào)制器而言,具有較高的轉(zhuǎn)換效率,相對于電感式DC-DC轉(zhuǎn)換器而言,由于沒有電感元件的存在,大幅降低了芯片占用面積且沒有電磁干擾,從而符合便攜式電子設(shè)備發(fā)展趨勢,通常被用作便攜式電子設(shè)備的電源解決方案。本論文在現(xiàn)有開關(guān)電容DC-DC研究基礎(chǔ)上,采用狀態(tài)機(jī)進(jìn)行控制增益跳變,在輸入電壓和負(fù)載允許范圍內(nèi)進(jìn)行仿真,使輸出電壓穩(wěn)定在設(shè)定值附近并限制電壓紋波,同時(shí)提高了轉(zhuǎn)換效率。

[1] Jaeseo Lee,Hatcher G,Vandenberghe L,et al.Evaluation of fully-integrated switching regulators for CMOS process technologies,Very Large Scale Integration (VLSI) systems[J].IEEE Transactions on Circuit,2007,43(6):1017-1027.

[2] Somasekhar,Dinesh Srinivasan,Balaji Pandya,et al.Multi-phase 1GHz voltage doubler charge-pump in 32nm logic process[C].Symposium on VLSI Circuits,2009:16-18.

[3] Bhattacharyya K,Mandal P.A low voltage,low ripple,on chip,dual switch-capacitor based hybrid DC-DC converter[C].21st International Conference on VLSI Design,2008:661-666.

[4] 張杰,殷亮,潘姚華,等.采用有限狀態(tài)機(jī)控制的升降壓雙通路高效率電荷泵[J].固體電子學(xué)研究與進(jìn)展,2010,30(2):262-268.

[5] 鄧?yán)?升降壓雙通路電荷泵轉(zhuǎn)換器的研究與設(shè)計(jì)[D].杭州:浙江大學(xué),2007.

[6] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,程軍,張瑞智,等,譯.西安:西安交通大學(xué)出版社,2002.

[7] Ramadass Y K,Chandrakasan A P.Voltage scalable switched capacitor DC-DC converter for ultra-low-power on-chip applications[C].Power Electronics Specialists Conference,IEEE,2007:2353-2359.

[8] Hanh-Phuc Le,Sanders S R,Alon E.Design techniques for fully integratedswitched-capacitor DC-DC converters,solid-state circuits[J].IEEE Journal of Solid-State Circuits,2011(3):2120-2131.

[9] Angkititrakul S,Milpitas C A,Hu H.Design and analysis of buck converter with pulse-skipping modulation[C].Power Electronics Specialists Conference,IEEE,2008:15-19.

[10]Bayer E,Schmeller H.Charge pump with active cycle regulation-closing the gap between linearand skip modes[C].Power Electronics Specialists Conference,IEEE 31st Annual,2000:1497-1502.

[11]Le H P,Seeman M,Sanders S R,et al.A 32 nm fully integrated reconfigurable switched-capacitor DC-DC converter delivering 0.55 W/mm2at 81% efficiency[C].Solid-State Circuits Conference Digest of Technical Papers (ISSCC),IEEE International,2010:210-211.

State Machine Control Based Buck Type Switched Capacitor DC-DC Converter

ZOU Zhipeng,BU Gang,ZOU Lu

(College of Electronic and Information Engineering,Nanjing University of Aeronautics and Astronautics,Nanjing 210016,China)

We propose a control means based on the multi-gain mode conversion based on the state machine control.The system uses the gain hopping technique to switch the mode and the pulse skipping modulation (psm) to change the switching frequency according to the load current and input voltage.Thus,the output voltage will be stable and the system conversion efficiency can be improved.The gain hopping module is automatically controlled by a digital state machine,which is designed and simulated in a CSMC 0.5 μm CMOS process.The result of spectreverilog simulation shows that the state machine can accurately control the switch of three gains and the change of switching frequency.Besides,it could generate the stable output voltage of 1.8 V and attain the expected purpose.

capacitor array;gain hopping;digital state machine;pulse skipping modulation

2014- 11- 01

鄒志鵬(1990—),男,碩士研究生。研究方向:數(shù)?；旌霞呻娐吩O(shè)計(jì)。E-mail:lucifersk@163.com。鄒鷺(1989—),女,碩士研究生。研究方向:模擬射頻集成電路設(shè)計(jì)。

10.16180/j.cnki.issn1007-7820.2015.05.019

TN492

A

1007-7820(2015)05-063-05