呂繼平

（成都嘉納海威科技有限責(zé)任公司，四川　成都　610000）

淺談DDC數(shù)字下變頻ASIC電路設(shè)計(jì)

呂繼平

（成都嘉納海威科技有限責(zé)任公司，四川成都610000）

DDC（數(shù)字下變頻）是下調(diào)中頻信號(hào)，在雷達(dá)和通信和接收機(jī)中都有著廣泛的應(yīng)用。本文在DDC數(shù)字下變頻對(duì)ASIC電路設(shè)計(jì)進(jìn)行了研究，希望文中內(nèi)容對(duì)相關(guān)工作人員能夠有所幫助。

DDC；電路設(shè)計(jì)；ASIC

DDC的主要作用是將高速信號(hào)中所存在的窄帶信號(hào)提取出來(lái)，從而成功的降數(shù)據(jù)的采樣速率。國(guó)外一些發(fā)達(dá)國(guó)家對(duì)數(shù)字變頻已經(jīng)進(jìn)行了較長(zhǎng)時(shí)間的研究，在市場(chǎng)中出現(xiàn)了性能良好的變頻芯片，但是我國(guó)數(shù)字下變頻技術(shù)的研究時(shí)間較短，因此技術(shù)相對(duì)來(lái)說(shuō)較為落后，并沒有形成相對(duì)成熟的變頻芯片，因此需要加強(qiáng)研究，爭(zhēng)取早日研究出性能優(yōu)越的ASIC電路，使其能夠?yàn)槿藗兲峁┝己玫姆?wù)。

1　DDC基本原理

DDC的實(shí)現(xiàn)方法主要有以下兩種：1、多項(xiàng)濾波法。2、低通濾波法。兩種方法中低通濾波法實(shí)現(xiàn)起來(lái)想多來(lái)說(shuō)比較簡(jiǎn)單，因此本文對(duì)其進(jìn)行重點(diǎn)介紹，將正交本振信號(hào)與中頻信號(hào)混頻，再使兩種信號(hào)分別通過(guò)低通濾波器，便可獲得兩路基帶信號(hào)，DDC的實(shí)現(xiàn)通過(guò)濾波完成。

實(shí)現(xiàn)DDC的結(jié)構(gòu)如圖1所示。先進(jìn)行采樣x（t），形成x（n）數(shù)量，然后將所獲取的數(shù)據(jù)與cos（w0n）和sin（w0n）相乘，通過(guò)低通濾波器，最后輸出信號(hào)IQ。

圖1　實(shí)現(xiàn)DDC結(jié)構(gòu)圖

2　NCO與乘法器設(shè)計(jì)

2.1NCO設(shè)計(jì)

NCO主要作用是生產(chǎn)正交載波信號(hào)，在電路設(shè)計(jì)中應(yīng)用NCO最大優(yōu)點(diǎn)就是可以具有較高的分辨率，完成信號(hào)正交，并且在具體操作總可以實(shí)現(xiàn)編程目的。NCO在運(yùn)行過(guò)程中可以通過(guò)查表法實(shí)現(xiàn)離散信號(hào)的生成，也就依據(jù)NCO正弦波完成正弦值的計(jì)算，同時(shí)應(yīng)當(dāng)選擇合理的角度完成對(duì)正弦值的存儲(chǔ)。

2.2乘法器設(shè)計(jì)

在混淆的環(huán)境下，為了確保設(shè)計(jì)的合理性，在設(shè)計(jì)中需要應(yīng)用兩個(gè)乘法器，在具體設(shè)計(jì)中，NCO生成16bit余弦、正弦信號(hào)，然后將兩者分別與12bit信號(hào)進(jìn)行相乘，最終生成正交信號(hào)兩路。在設(shè)計(jì)過(guò)程中，為了最大限度提高設(shè)計(jì)合理性，在設(shè)計(jì)中應(yīng)用Booth算法，最終設(shè)計(jì)出一個(gè)帶有16×12符號(hào)的乘法器。

目前，在各種電路設(shè)計(jì)中所應(yīng)用的乘法器，每次在檢查過(guò)程中只能完成對(duì)1bit二進(jìn)制數(shù)的檢查，在具體操作過(guò)程中，為了在確保計(jì)算精準(zhǔn)的情況下，提高運(yùn)算速度，在同一時(shí)間可以完成對(duì)n bit二進(jìn)制數(shù)的檢查，此時(shí)在計(jì)算上則需要對(duì)Booth算法進(jìn)行應(yīng)用，我們也將其稱為高基算法。提出的Booth算法的主要目的是解決存在復(fù)雜信號(hào)的乘法運(yùn)算，對(duì)存在的問題進(jìn)行休整，在技術(shù)可行性的范圍內(nèi)，為了最大限度提高設(shè)計(jì)的合理性，本文選用booth2編碼完成相應(yīng)的設(shè)計(jì)工作。

16位帶有符號(hào)的乘法器在不影響其功能的情況下，可以將其合理的劃分為三個(gè)不同的部分。分別為：輸出的乘數(shù)與被乘數(shù)的積、產(chǎn)生的和與進(jìn)位相加、積壓縮與和進(jìn)位。以上三部分在具體設(shè)計(jì)中對(duì)應(yīng)的分別為編碼方式、加法器、拓?fù)浣Y(jié)構(gòu)。

在設(shè)計(jì)乘法器過(guò)程中，輸出與輸入兩者之間是變形的，整個(gè)電路的結(jié)構(gòu)相對(duì)來(lái)說(shuō)比較復(fù)雜，但速度很快。在設(shè)計(jì)電路的最初階段，用12bit乘數(shù)a，然后用符號(hào)將16 bit x的號(hào)為全部補(bǔ)齊，同時(shí)需要注意，在具體設(shè)計(jì)過(guò)程中，需要將兩個(gè)16位數(shù)的x與y安置在同一時(shí)鐘周期內(nèi)，并且乘法器的設(shè)計(jì)應(yīng)當(dāng)以16×16作為基本標(biāo)準(zhǔn)，在完成最終的乘法計(jì)算后，在同一時(shí)間完成對(duì)out的輸出，并且要將輸出結(jié)果的高12位視作混淆信號(hào)，最終將其送入到濾波器中。

3　設(shè)計(jì)低頻濾波器

在AD中進(jìn)行采樣，采樣的速率相對(duì)來(lái)說(shuō)較高，而在設(shè)計(jì)過(guò)程中，混淆后的采樣速率和數(shù)據(jù)率之間將達(dá)到一致，考慮到濾波器因?yàn)楦鞣N原因限制，無(wú)法達(dá)到標(biāo)準(zhǔn)的處理速率，因此在具體處理過(guò)程中應(yīng)當(dāng)通過(guò)抽取器完成相應(yīng)的抽取，降低數(shù)據(jù)率，然后再進(jìn)行濾波。本次所研究的設(shè)計(jì)中使用的濾波器工具有40階，采樣的最初頻率大小為48MHz，截至頻率為6MHz，設(shè)計(jì)過(guò)程中輸入信號(hào)的真實(shí)寬度為12bit，輸出寬度與輸入寬度相比增加了4bit。

低通濾波器主要由位移寄存器組、乘法累加器和數(shù)據(jù)整理單元等共同組成。其中，位移寄存器組的主要作用是實(shí)現(xiàn)數(shù)據(jù)的適當(dāng)延時(shí)，其在電路中所發(fā)揮的功能相當(dāng)于串聯(lián)多個(gè)觸發(fā)器而形成的數(shù)據(jù)延時(shí)。乘法累加器的作用是完成對(duì)數(shù)據(jù)的整理后，進(jìn)行預(yù)加，并且同系數(shù)相乘。數(shù)據(jù)整理單元式將兩個(gè)數(shù)據(jù)率相等數(shù)據(jù)整合為一個(gè)數(shù)據(jù)率，整合后的數(shù)據(jù)率是原數(shù)據(jù)的兩倍，通過(guò)以上三項(xiàng)設(shè)計(jì)，可以使ASIC電路的設(shè)計(jì)變得更加合理可靠。

4　結(jié)束語(yǔ)

在DDC數(shù)字下變頻ASIC電路設(shè)計(jì)是一項(xiàng)技術(shù)要求很高的操縱，在具體設(shè)計(jì)過(guò)程中，要對(duì)設(shè)計(jì)過(guò)程中涉及到的內(nèi)容進(jìn)行詳細(xì)分析，從而為設(shè)計(jì)提供有利的支持，促進(jìn)ASIC電路設(shè)計(jì)技術(shù)的發(fā)展。

［1］王東劍，張小華，劉鑫.一種基于FPGA的數(shù)字下變頻設(shè)計(jì)［J］.自動(dòng)化與儀器儀表，2010，01：52-53.

［2］朱運(yùn)航，鄧知輝.基于FPGA的數(shù)字下變頻的實(shí)現(xiàn)［J］.微處理機(jī)，2010，06：27-29.

［3］袁子喬，劉翔.一種任意抽取數(shù)字下變頻器的設(shè)計(jì)［J］.火控雷達(dá)技術(shù)，2013，03：66-69.

呂繼平（1982.01-），男，四川大學(xué)碩士，中電29所-成都嘉納海威科技有限責(zé)任公司工程師，研究方向：數(shù)字電路與系統(tǒng)。

TN47

A

1003-5168（2015）-12-0094-1