郭安強(qiáng)，劉倩倩，金亞梅，王志偉(蘇州大學(xué)電子信息學(xué)院，江蘇 蘇州 215006）

寬動(dòng)態(tài)可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)*

郭安強(qiáng)，劉倩倩，金亞梅，王志偉
(蘇州大學(xué)電子信息學(xué)院，江蘇 蘇州 215006）

摘 要：在通信接收機(jī)中，當(dāng)接收的信號(hào)強(qiáng)度變化很大時(shí)，要求接收機(jī)前端的增益隨接收信號(hào)強(qiáng)度在很寬的范圍內(nèi)自動(dòng)變化，以輸出穩(wěn)定信號(hào)，因此高性能接收機(jī)對(duì)可變?cè)鲆娣糯笃魈岢隽烁叩囊?。設(shè)計(jì)基于BiCMOS工藝，采用差分輸入共射級(jí)結(jié)構(gòu)，對(duì)寬動(dòng)態(tài)可變?cè)鲆娣糯笃鬟M(jìn)行了研究與設(shè)計(jì)，通過MOS開關(guān)改變集電極和發(fā)射極電阻以及延遲控制技術(shù)，達(dá)到寬動(dòng)態(tài)增益的效果。仿真結(jié)果表明，三級(jí)放大器的增益動(dòng)態(tài)范圍為0～65 dB，頻率范圍為20～90 MHz。

關(guān)鍵詞：BiCMOS；寬動(dòng)態(tài)；可變?cè)鲆娣糯笃?/p>

1　引言

隨著無線通信技術(shù)的飛速發(fā)展，無線收發(fā)機(jī)在現(xiàn)代通訊領(lǐng)域中占據(jù)了重要的地位并獲得了廣泛的應(yīng)用，如GPS導(dǎo)航、手機(jī)通訊等。信號(hào)在空氣中傳播，因路徑等因素不同產(chǎn)生不確定的衰減，最后到達(dá)接收機(jī)中信號(hào)的強(qiáng)度可以相差幾十分貝，因此接收機(jī)前端的高頻放大器和中頻放大器需要根據(jù)接收到的信號(hào)強(qiáng)度不同自動(dòng)調(diào)節(jié)放大倍數(shù)，以保證后續(xù)電路的信號(hào)幅度相對(duì)穩(wěn)定。

為了滿足不同接收機(jī)的需要，可變?cè)鲆娣糯笃饕恢笔菢I(yè)內(nèi)研究的熱點(diǎn)。文獻(xiàn)[1]中采用TSMC 0.18 μm RF CMOS工藝設(shè)計(jì)實(shí)現(xiàn)了一種對(duì)數(shù)增益線性控制型的寬帶可變?cè)鲆娣糯笃鳎ぷ黝l率范圍430～2 330 MHz，增益調(diào)節(jié)范圍-3.3～9.5 dB；文獻(xiàn)[2]提出了一種針對(duì)超外差結(jié)構(gòu)無線寬帶接收機(jī)的新型可變?cè)鲆娣糯笃?，該放大器工作?0～600 MHz的頻率上，增益可調(diào)范圍為-28～42 dB；文獻(xiàn)[3] 在AGC環(huán)路中采用帶共模反饋的VGA結(jié)構(gòu)，包含一個(gè)改進(jìn)的具有采樣保持功能的峰值檢測(cè)電路，構(gòu)造出一種新型的指數(shù)控制電路。

為了滿足寬動(dòng)態(tài)可變?cè)鲆娴男枰?，本文將通過控制不同MOS管的導(dǎo)通狀態(tài)，同時(shí)改變放大器的負(fù)載電阻和射極電阻，雙管齊下，達(dá)到寬動(dòng)態(tài)改變放大器增益的目的。此外，本文將采用 BiCMOS工藝，使放大電路不僅具有CMOS電路高集成度低功耗的優(yōu)點(diǎn)，同時(shí)具有雙極電路高速?gòu)?qiáng)電流驅(qū)動(dòng)能力的優(yōu)點(diǎn)。

2　電路設(shè)計(jì)

單級(jí)放大電路不易達(dá)到高增益的設(shè)計(jì)要求，因此考慮采用三級(jí)放大電路級(jí)聯(lián)實(shí)現(xiàn)。三級(jí)放大電路的增益通過控制電路產(chǎn)生的延遲控制信號(hào)控制，實(shí)現(xiàn)增益寬動(dòng)態(tài)范圍調(diào)節(jié)，可變?cè)鲆娣糯箅娐返目傮w結(jié)構(gòu)如圖1所示。

圖1 三級(jí)可變?cè)鲆娣糯笃鹘Y(jié)構(gòu)圖

2.1可變?cè)鲆娴膶?shí)現(xiàn)原理

為了寬動(dòng)態(tài)改變放大器的增益，本文采用帶負(fù)反饋的共射極放大器作為基本的放大電路。BJT組成的共射極放大器的原理電路如圖2所示，線性工作時(shí)電壓增益Av=-GmRout，其中Gm表示輸出與地短接時(shí)電路的跨導(dǎo)，Rout=Rc//RL表示輸入電壓為零時(shí)的輸出電阻[4]。

圖2線性工作時(shí)有：

共射極放大器的電壓增益：

圖2 共射極放大器原理圖

由式（2）可知：當(dāng)Rc增大時(shí)，電路跨導(dǎo)增大，Av隨之增大；當(dāng)Re增大時(shí)，電路輸出電阻減小，Av隨之減小[5]。因此其他參數(shù)不變，通過改變Rc和Re的大小可以實(shí)現(xiàn)可變?cè)鲆娣糯蟆?/p>

可變電阻Rc和Re可以通過圖3所示的MOS開關(guān)控制的電阻陣列實(shí)現(xiàn)，其中的開關(guān)S由MOS開關(guān)實(shí)現(xiàn)。MOS器件是壓控電流型器件，如NMOS，當(dāng)Vg逐漸升高時(shí)，P襯底中的空穴被趕離柵區(qū)形成一個(gè)耗盡層。當(dāng)界面電勢(shì)達(dá)到閾值電壓Vth時(shí)，源漏之間的柵氧下就形成了載流子溝道，晶體管導(dǎo)通[6]。即當(dāng)時(shí)，MOS導(dǎo)通，否則MOS截止，MOS管等效為一個(gè)開關(guān)。當(dāng)開關(guān)依次閉合或者依次斷開時(shí)，a、b對(duì)Vcc的等效電阻以及c、d對(duì)地的等效電阻相應(yīng)地變化。

圖3 MOS開關(guān)控制的電阻陣列

2.2單級(jí)放大電路的實(shí)現(xiàn)

為了有效地抑制噪聲，單級(jí)放大電路的設(shè)計(jì)中采用了BJT構(gòu)成的差分結(jié)構(gòu)，采用圖3所示的等效電阻實(shí)現(xiàn)集電極電阻和射極電阻，最終實(shí)現(xiàn)的差分結(jié)構(gòu)高增益寬動(dòng)態(tài)增益范圍的單級(jí)放大電路如圖4所示。其中Vc接延遲控制信號(hào)，控制MOS管依次導(dǎo)通或者關(guān)閉。

由于電阻的串聯(lián)分壓作用，每個(gè)MOS管的源極電位Vs各不相同，加上控制電壓Vg=Vc之后，|Vgs|不同，每個(gè)PMOS和NMOS的導(dǎo)通情況并不一致，等效于一列隨控制電壓開閉的開關(guān)，如圖4所示。

圖4 單級(jí)放大電路

Vc較低時(shí)，S6～S10全部斷開，S1～S5全部閉合，發(fā)射極電阻達(dá)到最大值：Re=R6+ R7+ R8+R9+R10，集電極電阻達(dá)到最小值：Rc=(R1//R1)+(R2//R2)+(R3//R3)+(R4// R4)+(R5//R5)=。隨著Vc增大，S5～S1依次斷開，集電極電阻開始增大，由逐步增加到R1+R2+R3+R4+R5。Vc繼續(xù)增大時(shí)，S5～S1全部斷開，S6～S10依次閉合，集電極電阻達(dá)到最大值：Rc= R1+R2+R3+R4+R5，發(fā)射極電阻由R6+R7+R8+R9+R10減小到(R6//R6)+(R7//R7)+(R8//R8)+ (R9//R9)+(R10//R10)=。 MOS開關(guān)呈現(xiàn)出遞進(jìn)變化的形式，不同的控制電壓對(duì)應(yīng)不同的負(fù)載電阻和跨導(dǎo)，達(dá)到同時(shí)改變Rout和Gm的效果。由式（2）可知，Vc越大，增益越大。

2.3延遲控制電路的設(shè)計(jì)

由圖1可知，當(dāng)放大器接收到的信號(hào)比較微弱時(shí)AGC不起控。當(dāng)接收到的信號(hào)強(qiáng)度比較大時(shí)，通過放大器的輸出檢波及誤差放大電路產(chǎn)生控制電流Iin。控制電路根據(jù)Iin強(qiáng)度的不同產(chǎn)生相應(yīng)的控制電壓V1、V2，分別控制第一級(jí)和第二、三級(jí)放大電路的增益，使放大器的輸出信號(hào)相對(duì)穩(wěn)定。延時(shí)控制電路如圖5所示，當(dāng)輸入電流Iin較小時(shí)，流過Q7和Q8的電流較小，而流過Q4和Q5的電流增大。Q5一路增加的電流主要由P1、P2提供，對(duì)C1的電荷影響較小，此時(shí)V1基本保持不變，控制著第一級(jí)VGA增益保持不變。Q4一路沒有補(bǔ)償，V2值因電容C2的放電而下降，率先降低二、三級(jí)電路增益。當(dāng)輸入電流繼續(xù)增大，流過Q8的電流增大，P2路不能完全滿足補(bǔ)償Q5一路產(chǎn)生的電流差，此時(shí)電容C1開始放電，V1值下降，第一級(jí)VGA也起作用，使電路總的增益繼續(xù)下降。利用本延遲控制電路可根據(jù)輸出反饋信號(hào)的大小自動(dòng)控制放大器的增益，保證放大器輸出信號(hào)相對(duì)穩(wěn)定。

圖5 延時(shí)控制電路

3　仿真結(jié)果及分析

圖1所示的三級(jí)放大電路中的第一級(jí)采用圖4所示的差分放大電路。第二、三級(jí)采用與圖4相同的結(jié)構(gòu)，同時(shí)采用圖5所示的延遲控制電路。整個(gè)放大器的設(shè)計(jì)是基于CSMC 0.5 μm BiCMOS工藝實(shí)現(xiàn)的。

為了研究圖1所示放大器的增益隨控制信號(hào)變化的動(dòng)態(tài)范圍，基于CSMC 0.5 μm BiCMOS工藝庫(kù)文件，工作頻率為40 MHz，使用Cadence仿真工具做交流小信號(hào)分析，控制電流在5 μA到68 μA的范圍內(nèi)掃描，仿真結(jié)果如圖6所示。由圖中可以看出，在控制電流從5 μA增大到68 μA的過程中，三級(jí)放大器的增益由65 dB下降到接近0 dB，也就是說，隨著輸入控制電流的增大，電路總增益會(huì)下降，增益變化范圍約為65 dB，表明放大電路的增益具有寬動(dòng)態(tài)特性。

圖6 增益-控制電流曲線

放大器的增益隨頻率變化，為了研究放大器的頻率特性，設(shè)定控制電流為不同值時(shí)做交流小信號(hào)分析，即得到對(duì)應(yīng)控制電流的放大器增益幅頻特性曲線。圖7給出了控制電流分別為20 μA、40 μA、60 μA時(shí)交流小信號(hào)仿真結(jié)果，仿真結(jié)果三種情況的3 dB帶寬分別為10～100 MHz、16～90 MHz和20～100 MHz。工作帶寬取上述三者公共部分，即放大電路的帶寬為20～90 MHz。

4　結(jié)論

本文基于CSMC 0.5 μm BiCMOS工藝設(shè)計(jì)了一種MOS開關(guān)控制電阻陣列的三級(jí)差分結(jié)構(gòu)可變?cè)鲆娣糯笃鳎ㄟ^開關(guān)電阻網(wǎng)絡(luò)改變共射級(jí)的等效跨導(dǎo)和輸出電阻，通過延遲控制電路的控制，實(shí)現(xiàn)了高增益寬動(dòng)態(tài)增益范圍的放大電路。電路仿真表明：三級(jí)放大電路的工作頻率范圍為20～90 MHz，增益動(dòng)態(tài)范圍為0～65 dB，放大電路具有良好的線性性能。

圖7 增益-頻率特性曲線

參考文獻(xiàn)：

[1] 郭峰，李智群，陳東東，李海松，王志功. 寬帶CMOS可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)[J]. 半導(dǎo)體學(xué)報(bào)，2007, 12.

[2] 鄭吉華，李永明，陳弘毅. CMOS寬動(dòng)態(tài)的可變?cè)鲆娣糯笃鱗J]. 半導(dǎo)體學(xué)報(bào)，2003, 8.

[3] Liu Xiaowei, Xu Xiaowei, TAN Xiaoyun. The Design of Automatic Gain Control in Self-Excitation Drive Circuit of Gyroscope [C]. Chinese Journal of Sensor and Actuators, 2007.

[4] 康華光，陳大欽，張林. 電子技術(shù)基礎(chǔ)[M]. 北京：高等教育出版社，2012.

[5] R Jacob, Baker, Harry W Li, David E Boyce. CMOS Circuit Design, Layout, and Simulation [M]. Beijing: China Machine Press, 2006.

[6] Razavi B. Design of Analog CMOS Integrated Circuits [M]. Boston: McGraw-Hill, 2001.

Design of Wide Dynamic Variable Gain Amplifier

GUO Anqiang, LIU Qianqian, JIN Yamei, WANG Zhiwei
(Soochow University, Suzhou 215006, China)

Abstract:In order to obtain the stable signal, it demands the gain of receiver automatically change when the received signal changes within a wide dynamic range in the communication receiver. It means that high performance receiver should put forward stricter requirements to variable gain amplifier. The paper researches and designs the structure for wide dynamic variable gain amplifier. Based on BiCMOS, this essay aims at the research and design of the wide dynamic variable gain amplifier with the differential input common emitter structure. The MOS switch which changes the resistance of collector and emitter together with delay control technology contributes to the wide dynamic gain. The chip is simulated by using Cadence’s Spectre software and implementted by using CSMC 0.5 μm process. Simulation results indicate that dynamic range of gain is from 0 to 60 dB; it receives the frequency from 20 MHz to 90 MHz, and has the power dissipation less than 20 mW.

Key words:BiCMOS; wide dynamic range; variable gain amplifier

中圖分類號(hào)：TN402

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1681-1070（2015）05-0024-04

收稿日期：2015-03-04

*基金項(xiàng)目：江蘇省大學(xué)生創(chuàng)新創(chuàng)業(yè)省級(jí)重點(diǎn)項(xiàng)目（201310285035Z）

作者簡(jiǎn)介：

郭安強(qiáng)（1992—），男，江西永豐人，就讀于蘇州大學(xué)電子信息學(xué)院微電子系電子科學(xué)與技術(shù)專業(yè)；

劉倩倩，女，河南周口人，就讀于蘇州大學(xué)電子信息學(xué)院微電子系電子科學(xué)與技術(shù)專業(yè)；

金亞梅，女，江蘇南通人，就讀于蘇州大學(xué)電子信息學(xué)院微電子系電子科學(xué)與技術(shù)專業(yè)；

王志偉，男，江蘇泰州人，就讀于蘇州大學(xué)電子信息學(xué)院微電子系電子科學(xué)與技術(shù)專業(yè)。