肖 龍，趙秋明，許豐靈

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004)

基于1 pps時間基準信號的授時裝置設(shè)計

肖 龍，趙秋明，許豐靈

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004)

針對1 pps時間基準信號在時間同步中的應(yīng)用，研究了一種基于1 pps時間基準信號的授時裝置。通過對器件選型、參數(shù)設(shè)定，調(diào)制器等關(guān)鍵部分的詳細分析，設(shè)計了一種基于1 pps時間基準信號的授時裝置，主要包括基帶編碼、預(yù)處理電路、調(diào)制電路、功率放大電路。該裝置具有授時精度高、成本低、功耗小、便攜式等優(yōu)點，滿足時間同步的應(yīng)用需求。

1 pps；授時；時間同步

隨著導(dǎo)航、通信、電力等技術(shù)的進步，越來越多的工程和科學(xué)領(lǐng)域需要時間統(tǒng)一[1]。而時間源是時間統(tǒng)一系統(tǒng)的時間參考基準，一個時間源對應(yīng)著一個外部時間基準信號。1 pps信號是一種典型的時間基準信號，其上升沿對應(yīng)著精確的UTC時刻。目前，時間同步方式主要有網(wǎng)絡(luò)協(xié)議和授時型接收機兩種方式，而網(wǎng)絡(luò)傳輸存在不確定性延遲和阻塞，并不能滿足時間精度要求高的場合。利用授時接收機進行本地時間同步，雖然時間精度高誤差小，但成本高[2]。文獻[3]中提出了基于1 pps時間基準信號來實現(xiàn)節(jié)點間時間同步的方法，即通過轉(zhuǎn)發(fā)1 pps時間基準信號和本地信息來實現(xiàn)節(jié)點間的時間同步，但僅限于理論研究。本文依據(jù)文獻[3]中的理論，從工程應(yīng)用的角度設(shè)計了一種基于 1 pps 時間基準信號的授時裝置，能夠滿足時間同步的工程應(yīng)用需求。

1 1 pps時間同步原理介紹

如圖1所示，發(fā)送方廣播本地授時型接收機的1 pps時間基準信號和數(shù)據(jù)信息進行授時，接收方從接收的信息中恢復(fù)1 pps時間基準信號和數(shù)據(jù)信息，實現(xiàn)與發(fā)送方的時間同步。據(jù)此，本文設(shè)計了一種基于1 pps時間基準信號的授時裝置，其原理框圖如圖2所示。

圖1 時間同步原理框圖

圖2 1 pps授時裝置框圖

裝置的工作流程：在待機時刻，STM32單片機從PC機端加載35 bit信息，預(yù)處理電路等待外部1 pps時間基準信號的上升沿時刻。在其上升沿到來之前，相位調(diào)制器輸出未調(diào)相的載波信號，經(jīng)過末級功率放大后發(fā)送。在其上升沿到來時刻，閘門信號Q觸發(fā)STM32F103C8T6單片機產(chǎn)生35 bit信息，開啟相位調(diào)制器直接調(diào)相，經(jīng)過末級功率放大后發(fā)送，首個相位跳變點對應(yīng)第一個1 pps時間基準信號上升沿時刻。

2 授時裝置設(shè)計

1 pps時間基準信號傳輸時序如圖3所示，授時裝置在 1 pps 時間基準信號的上升沿時刻，轉(zhuǎn)發(fā)本地35 bit信息，1 pps 時間基準信號的上升沿標識了本地信息的當(dāng)前時刻，從而實現(xiàn)授時。其中1 pps信號的脈寬時間為30 ms，上升沿持續(xù)時間為2 ns，發(fā)射功率為18 dBm。1 pps時間基準信號的上升沿與發(fā)送首位數(shù)據(jù)信息之間的時間延遲t決定了授時精度，t越小，授時精度越高，t越大，授時精度越低[3]。

圖3 1 pps時間基準信號傳輸時序圖

2.1 預(yù)處理電路

微處理器的響應(yīng)速度影響著裝置的時間延遲指標，為了使微處理器能夠精確地響應(yīng)1 pps時間基準信號的上升沿時刻，需要根據(jù)以下具體要求選擇合適的單片微處理器芯片[4]：

1)中斷響應(yīng)速度。周期T與頻率f之間滿足關(guān)系T=1/f，而1 pps時間基準信號的上升沿持續(xù)時間為2 ns，則上升沿持續(xù)時間對應(yīng)的頻率為f=500 MHz，若需要響應(yīng)這一頻率的上升沿時刻，則要求處理器的響應(yīng)頻率f≥500 MHz。

2)指令執(zhí)行速度。在閘門信號Q的上升沿時刻，微處理器I/O口產(chǎn)生35 bit信息，若從響應(yīng)其上升沿到裝置發(fā)送首位已調(diào)信息之間的時間延遲為納秒級，則要求微處理器的 I/O 口的響應(yīng)速度和指令執(zhí)行速度至少在納秒級。

綜合考慮以上具體要求，選用意法半導(dǎo)體的STM32F103C8T6單片機，工作電壓為+3.3 V，時鐘頻率最大為72 MHz，中斷響應(yīng)時間小于6個機器周期，指令執(zhí)行速度為1.25 DMips/MHz，I/O口的響應(yīng)時鐘頻率最大為50 MHz，顯然滿足條件2)，但無法滿足條件1)。為滿足條件1)的要求，采用D觸發(fā)器對1 pps時間基準信號進行預(yù)處理，得到信號Q，STM32單片機捕捉到信號Q后開始響應(yīng)產(chǎn)生35 bit信息，同時開啟調(diào)相器就臨近載波相位調(diào)相[5]。發(fā)送完末位比特數(shù)據(jù)后，STM32向D觸發(fā)器發(fā)送清零信號，此時Q=0，調(diào)相器停止相位調(diào)制，輸出未調(diào)相的載波信號。

預(yù)處理電路原理圖如圖4所示，選用NL74SZ17作為超高速D觸發(fā)器，工作電壓為+3.3 V，傳輸時間延遲為2.6 ns，典型上升沿持續(xù)時間為1.5 ns，滿足條件1)。

圖4 預(yù)處理電路原理圖

2.2 相位調(diào)制電路

為了解決1 pps時間基準信號的調(diào)制響應(yīng)速度問題，設(shè)計了一種簡易的超高速數(shù)字異或門相位調(diào)制器，直接對模擬載波信號和基帶信號進行相位調(diào)制。異或門實現(xiàn)相位調(diào)制的原理參見文獻[6]，本文不再贅述。

相位調(diào)制電路原理圖見圖5，選用MC10EL07D作為異或門，工作電壓為+5 V，兩輸入端邏輯“1”表示的電壓范圍為3.87～4.19 V，邏輯“0”表示的電壓范圍為3.05～3.52 V。為了能夠?qū)崿F(xiàn)模擬信號與數(shù)字信號的直接調(diào)制，需要設(shè)定異或門的靜態(tài)工作點，輸入端均需要+3.3 V的直流偏置電壓，使得調(diào)相器工作在邏輯“0”狀態(tài)，輸出端通過電容耦合隔直流，得到交流信號。Q信號高電平期間，輸出已調(diào)相信號，低電平期間，輸出載波信號。

圖5 相位調(diào)制電路原理圖

2.3 功率放大電路

由于工作于ISM(工業(yè)、科研及醫(yī)療)頻段的近距離無線通信免通行證[7]，因此本文選定的無線通信頻率點為433 MHz。

功率放大電路原理圖如圖6所示，相位調(diào)制器輸出的信號為數(shù)字信號，故需要在放大器中加入諧振選頻網(wǎng)絡(luò)，選擇出433 MHz的已調(diào)相模擬信號。為確保信號的純凈性，在兩級放大器中均加入諧振選頻網(wǎng)絡(luò)，諧振網(wǎng)絡(luò)的L與C之間的關(guān)系滿足

(1)

圖6 功率放大電路原理圖

依據(jù)式(1)，取f=433 MHz,C=5 pF時，L=27 nH。實際應(yīng)用時，電感L=27 nH，電容C選用1～10 pF的微調(diào)電容。

由于相位調(diào)制器輸出信號的峰峰值約1 V左右，為了避免信號在放大時出現(xiàn)飽和失真，同時獲得較為理想的駐波比，因此需要在放大器輸入端插入阻抗特性為50 Ω的π型電阻衰減網(wǎng)絡(luò)。實際應(yīng)用中，第一級衰減網(wǎng)絡(luò)的參數(shù)為R1= 1.2 kΩ、R2=R3=51 Ω，第二級衰減網(wǎng)絡(luò)的參數(shù)為R5=6.2 Ω、R6=R7=820 Ω。

3 軟件設(shè)計

整個軟件的主程序流程圖如圖7所示，裝置以STM32F103C8T6為控制核心，待機時，STM32從PC機端加載本地35 bit數(shù)據(jù)并完成裝幀，等待1 pps時間基準信號上升沿時刻，在其上升沿響應(yīng)輸出35 bit數(shù)據(jù)，發(fā)完末位比特數(shù)據(jù)后，對預(yù)處理電路清零，等待下一個1 pps時間基準信號上升沿時刻，以此為周期工作。

圖7 主程序流程圖

4 分析與對比

授時裝置的傳輸時間延遲t主要來源于D觸發(fā)器延遲時間、STM32中斷響應(yīng)時間及I/O口響應(yīng)時間，其中D觸發(fā)器傳輸延遲為2.6 ns，STM32中斷響應(yīng)時間最大為83.3 ns，I/O口響應(yīng)時間最快為11.1 ns，因此器件固有的傳輸延遲時間約為97 ns?？紤]到FR4板材傳輸線的傳輸速度為6 in/ns[8]，而實際制作的PCB板上閘門信號Q與STM32之間的線長約為0.6 in(1 in=2.54 cm)，由此可以計算出傳輸線引入的傳輸延遲為0.1 ns，因此裝置固有的傳輸延遲時間為97.1 ns，則裝置的授時精度記為t<100 ns。授時裝置主要采用硬件電路來實現(xiàn)授時，弱化了軟件算法開發(fā)難題，從而簡化了授時過程；均選用市場上常用的低功耗器件，因而降低了裝置的功耗和成本。本文與文獻[9]、文獻[10]、文獻[11]中的性能比較詳見表1。

表1 性能比較

比較項本文文獻[9]文獻[10]文獻[11]授時精度<100ns200nsμs級<430μs成本低較高高中功耗小小小大算法復(fù)雜度簡單復(fù)雜復(fù)雜較復(fù)雜

5 小結(jié)

本文采用超高速D觸發(fā)器和STM32的高速中斷響應(yīng)來捕獲1 pps時間基準信號的上升沿、數(shù)字相位調(diào)制器直接就臨近載波相位調(diào)相的方法，將1 pps時間基準信號的上升沿與數(shù)據(jù)之間的傳輸延遲盡可能地限定在器件自身的極限值，提高了授時精度，從而確保了時間同步中1 pps時間基準信號上升沿的可靠性和精確性。通過研制轉(zhuǎn)發(fā)1 pps時間基準信號和本地信息來實現(xiàn)授時的硬件平臺，弱化了軟件算法開發(fā)難題，從而簡化了授時過程。在工程研制中，涉及的低功耗有源IC器件均為貼片型，無源器件均為0603貼片型封裝，大大減小了授時裝置的物理尺寸，從而降低了授時裝置的功耗和成本。該裝置具有授時精度高、成本低、功耗小、便攜式等優(yōu)點，具有一定的工程應(yīng)用價值。

[1] 黃飛，明德祥，喬純捷，等.時間統(tǒng)一系統(tǒng)中多基準源的設(shè)計[J].兵工學(xué)報，2008,29(11)：1330-1331.

[2] LEE J，JEONG Y-S，NAM K-D. Time synchronization method of network testing system by standard wave[C]//Proc. the 16th International Conference on Advanced Communication Technology. [S.l.]：IEEE Press，2014：1136-1139.

[3] YAO Xinyu. Time synchronization under 1pps signal with synthetic disturbance[C]//Proc. the International Conference on Logistics Engineering and Intelligent Transportation Systems. [S.l.]：IEEE Press，2010：1-4.

[4] 李小瑞，黨宏社，佟明，等.基于STM32F103C8T6的廣播發(fā)射機微控制器硬件設(shè)計[J].電視技術(shù)，2008，32(11)：28-30.

[5] 樊昌信，曹麗娜.通信原理[M].6版. 北京：國防工業(yè)出版社，2006.

[6] 時宏偉.二進制相移鍵控的異或門實現(xiàn)[J].電訊技術(shù)，1989，29(3)：23-25.

[7] 鄭魏，李智敏，駱德漢.智能家居無線網(wǎng)絡(luò)設(shè)計與實現(xiàn)[J].電視技術(shù)，2013，3(21)：56-59.

[8] 田廣錕，范如東.高速電路PCB設(shè)計與EMC技術(shù)分析[M].北京：電子工業(yè)出版社，2011.

[9] 張濤，林雨.采用AVR控制器的GPS授時與定位裝置的設(shè)計與制作[J].計算機測量與控制，2014，22(12)：4127-4129.

[10] 黃敬堯，張超，何明川，等.電力系統(tǒng)GPS同步授時裝置設(shè)計與應(yīng)用[J].計算機測量與控制，2012，20(12)：3355-3357.

[11] 李德駿，汪港，楊燦軍，等.基于NTP和IEEE1588海底觀測網(wǎng)時間同步系統(tǒng)[J].浙江大學(xué)學(xué)報，2014，48(1)：1-7.

肖 龍(1988— )，碩士生，主研無線通信、電路與系統(tǒng)；

趙秋明(1954— )，碩士生導(dǎo)師，副教授，高級工程師，主要研究方向為無線通信、電路與系統(tǒng)；

許豐靈(1990— )，碩士生，主研嵌入式應(yīng)用開發(fā)。

責(zé)任編輯：閆雯雯

Timing Device Design Based on 1 pps Signal

XIAO Long, ZHAO Qiuming, XU Fengling

(SchoolofInformationandCommunication,GuilinUniversityofElectronicTechnology，GuangxiGuilin541004,China)

In view of the time synchronization application of 1pps signal, a timing device based on 1pps signal is researched. According to detailed analysis of the devices selection, parameter setting, modulator and other key parts, a timing device based on 1pps signal is designed, mainly including baseband coding, preprocessing circuit, modulation circuit，power amplification circuit. The device is well characterized by high timing accuracy, low cost, low power and portability, meets the needs of time synchronization application.

1 pps; timing; time synchronization

TN832

A

10.16280/j.videoe.2015.19.009

2015-04-22

【本文獻信息】肖龍，趙秋明，許豐靈.基于1 pps時間基準信號的授時裝置設(shè)計[J].電視技術(shù),2015，39(19).