張 軍，蘇子芳，關(guān) 星，趙 哲

（昆山龍騰光電有限公司，江蘇 昆山 215301）

1 引 言

隨著工藝、設(shè)備、材料等技術(shù)的不斷發(fā)展，薄膜晶體管液晶顯示技術(shù)（TFT－LCD：Thin Film Transistor Liquid Crystal Display）不斷突破技術(shù)限制、簡化制造工藝以降低成本。同時因應(yīng)市場對更多媒體顯示器件的低功率消耗、快速響應(yīng)、高像素密度（高分辨率）、寬視角及便攜性的需求，不斷有新的技術(shù)被引入TFT－LCD設(shè)計中以滿足市場需求、拓展 TFT－LCD的應(yīng)用范圍［1－3］。

就便攜性而言，一方面要求TFT－LCD顯示面板趨向輕薄化并開拓了玻璃薄化的新市場。另一方面隨著便攜性設(shè)備（移動電話，PDA等）應(yīng)用顯示屏面積的不斷擴大，為在不增加設(shè)備外形尺寸的前提下增加設(shè)備的可顯示面積，市場亟需TFT－LCD面板設(shè)計的技術(shù)革新，減小TFT－LCD面板非顯示區(qū)的面積。因而各種各樣的新技術(shù)被開發(fā)以使TFT－LCD窄邊框化。

傳統(tǒng)TFT－LCD面板柵極（Gate）線路采用配線從驅(qū)動芯片（IC）導(dǎo)入信號使TFT開啟，將顯示信號輸入到像素單元完成畫面顯示。由于每一條配線對應(yīng)一行柵極電路，配線條數(shù)較多，占用空間較大。為響應(yīng)市場窄邊框高解析度高分辨率產(chǎn)品需求，集成柵極驅(qū)動電路（GIA，gate driver in array）技術(shù)應(yīng)運而生［4］。GIA 電路具有減少外圍IC數(shù)量及其連線、降低顯示模組成本、提高顯示面板分辨率和彎折度等優(yōu)點引起了廣泛的興趣［5］。但在使用GIA電路的同時會增加顯示器的總體功耗［6］，并且GIA電路信賴性較差，長期工作下電路發(fā)生異常的風險上升。因此，迫切需要新的應(yīng)用于TFT－LCD產(chǎn)品的窄邊框設(shè)計。

2 現(xiàn)有的柵極線路設(shè)計技術(shù)

2.1 傳統(tǒng)柵極線路設(shè)計

圖1為傳統(tǒng)柵極線路設(shè)計圖。假設(shè)其分辨率為1280×720，則有720條柵極走線在面板的左右兩側(cè)，單側(cè)為360條柵極走線，按照每條柵極走線寬5μm，間隔5μm來計算，單側(cè)柵極走線的寬度要有3.6mm。則分辨率為1 280×720的手機面板使用傳統(tǒng)柵極走線方式時，左右兩邊非顯示區(qū)寬度要大于3.6mm。這樣的產(chǎn)品設(shè)計不能滿足市場的需求。

圖1 傳統(tǒng)柵極線路設(shè)計圖Fig.1 Traditional gate design

2.2 使用集成柵極電路（GIA）縮小邊框

現(xiàn)有技術(shù)通過GIA單元電路來取代柵極走線，從而實現(xiàn)窄邊框顯示面板。圖2為一種GIA單元設(shè)計原理圖，其由4部分構(gòu)成：預(yù)充電部分、自舉上拉部分、下拉部分和低電平維持部分［7－8］。其中，預(yù)充電部分包括T1；自舉上拉部分包括T2；下拉部分為T3和T4；低電平維持部分包括C1，C2，T5～T7。

圖2 一種GIA單元設(shè)計原理圖［7］Fig.2 A GIA circuit design［7］

GIA電路通過移位逐級打開的方式減少了外圍驅(qū)動IC數(shù)量及柵極連線，從而達到減小非顯示區(qū)域面積及面板窄邊框化的目的。然而，GIA電路需要的TFT數(shù)目較多，生產(chǎn)過程中的良品率較難控制；并且由于多個高電壓信號的使用使得顯示面板的整體功耗上升；同時，長時間的偏壓工作及高頻率的切換使得GIA電路中的TFT壽命變短，長時間使用時電路的穩(wěn)定性受到影響。

3 新型柵極線路設(shè)計

本文提出一種新的柵極驅(qū)動電路設(shè)計用以減小顯示面板上非顯示區(qū)域的面積（窄邊框）并一定程度上提升系統(tǒng)的穩(wěn)定性。其設(shè)計原理及使用的時序如圖3和圖4。Gate M走線打開的時間為Gate Odd／Even打開時間的2倍；當 Gate M 為高電平的前1／2時間時，Control Gate 1為高電平，TFT1處于打開狀態(tài)，將Gate M上的高電平充入Gate 1，Gate 1控制的TFT全部打開，信號電壓充入其對應(yīng)的像素單元；當Gate M為高電平的后1／2時間時，Control Gate 1電壓為低電平TFT1停止工作，同時Control Gate 2為高電平，TFT2為打開狀態(tài)，此時Gate 1會充入Control Gate 1上的低電平，從而使Gate 1這條柵極關(guān)閉，像素上的電壓保持原充入的電壓。與此同時當Control Gate 2由低電平變?yōu)楦唠娖綍r，TFT 3打開，Gate 2會充入 Gate M 的高電平，Gate 2控制的TFT全部打開將信號電壓充入對應(yīng)的像素單元，其工作原理與Gate 1相同。當Gate M為低電平時，是 Gate 1與 Gate 2通過 TFT1、TFT2、TFT3、TFT4充入的始終是低電平，使得其控制的TFT都能保持關(guān)斷狀態(tài)，這兩條Gate對應(yīng)的顯示單元的像素電壓處于保持狀態(tài)，直到下一次Gate M變?yōu)楦唠娖健?/p>

圖3 新型柵極電路設(shè)計Fig.3 New gate design

圖4 新型柵極電路設(shè)計使用的時序圖Fig.4 Timing ofnew gate design

使用上述電路連接負載柵極走線組成模擬電路如圖5。使用Gateway軟件對圖5的電路進行仿真分析。設(shè)定每條負載柵極線的阻抗為1kΩ，電容為60pF。每一幀畫面開啟時間為16.67ms，Gate M 高電壓的時間為一個 TCK，80 μs。VGL?。?0V，VGH取17V。使用 TFT的W／L為3 000μm／4μm。模擬結(jié)果量測波形如圖6；柵極信號的上升沿和下降沿量測波形如圖7，其中（a）為 Gate 1的波形，上升沿延遲2.6 μs，下降沿延遲0.9μs，總延遲時間為3.5μs；（b）為 Gate 2的波形，上升沿延遲2.6μs，下降沿延遲0.9μs，總延遲時間為3.5μs。在VGL關(guān)態(tài)時柵極信號的噪聲電壓為2.5V，持續(xù)時間僅3μs，如圖8。實驗證明新型柵極驅(qū)動電路可以實現(xiàn)像素節(jié)點的正常充放電并完成顯示面板的正常顯示。

圖5 模擬電路Fig.5 Circuit for simulation

圖6 模擬柵極電路波形Fig.6 Simulated waveform of gate driver

圖7 上升沿和下降沿時間量測波形Fig.7 Waveform of rising and falling time

圖8 耦合效應(yīng)下的噪聲Fig.8 Noise of coupling effect

4 結(jié) 論

根據(jù)市場對LCD面板高分辨率高解析度、窄邊框的要求，提出了一種新型柵極線路的走線方法，減少了柵極走線占用的空間，實現(xiàn)了顯示面板的窄邊框化。模擬結(jié)果表明，傳統(tǒng)的柵極走線加入本發(fā)明電路后，量測的柵極波形無明顯遲豫，且噪聲較小，可以實現(xiàn)像素節(jié)點的充放電，完成畫面的正常顯示。由于需要增加兩條控制走線及4個TFT，為了使柵極高電壓信號無失真，TFT需要較大的W／L，這就需要占用一部分空間，但并不影響總體縮減邊框的效果。

［1］ Nakajima S，Sugiyama Y，Ichinose H，et al.Novel liquid－crystal materials with high birefringence and low rotational－viscosity for the field－sequential color TN－LCDs［J］.SID Symposium Digest of Technical Papers，2000，31（1）：242－245.

［2］ 董小春，杜春雷.負性光刻膠刻蝕工藝研究［J］.光子學報，2004，32（12）：1422－1425.Dong X C，Du C L.Study on lighography of negative resists［J］.Acta Optica Sinica，2004，32（12）：1422－1425.

［3］ Lee S H，Kim H Y，Lee S M，et al.Ultra－FFS TFT－LCD with super image quality，fast response time，and strong pressure－resistant characteristics［J］.Journal of the Society for Information Display，2002，10（2）：117－122.

［4］ Moon S H，Lee Y S，Lee M C，et al.Integrated a－Si：H TFT gate driver circuits on large area TFT－LCDs［J］.SID Symposium Digest of Technical Papers.Blackwell Publishing Ltd，2007，38（1）：1478－1481.

［5］ Oh J H，Hur J H，Son Y D，et al.2.0inch a－Si：H TFT－LCD withlow noise integrated gate driver［J］.SID Symposium Digest of Technical Papers，2005，36（1）：942－945.

［6］ Hwang I，Moh S，Lee M C，et al.55.4：Design of integrated a－Si gate driver circuits for low power consumption［J］.SID Symposium Digest of Technical Papers，2008，39（1）：842－845.

［7］ Liao C，He C，Chen T，et al.Implementation of an a－Si：H TFT gate driver using a five－transistor integrated approach［J］.Electron Devices，IEEE Transactions ON，2012，59（8）：2142－2148.

［8］ Choi J W，Kwon M S，Koo J H，et al.Noble a－Si∶H gate driver with high stability［J］.SID Symposium Digest of Technical Papers，2008，39（1）：1227－1230.