高志峰，董明杰，石永生

(北京理工大學(xué) 自動化學(xué)院，北京 100081)

·計算機及網(wǎng)絡(luò)技術(shù)應(yīng)用·

基于VC33和EPM7512的導(dǎo)航計算機設(shè)計

高志峰，董明杰，石永生

(北京理工大學(xué) 自動化學(xué)院，北京 100081)

為了滿足捷聯(lián)式慣性導(dǎo)航裝置對小型化、低成本及高精度等方面的要求，設(shè)計了一種基于VC33和EPM7512的嵌入式導(dǎo)航計算機。介紹了導(dǎo)航計算機軟硬件設(shè)計的方案及實現(xiàn)方法。經(jīng)驗證，該系統(tǒng)體積小、功耗低、精度高、實時性好，能夠滿足捷聯(lián)式慣性導(dǎo)航裝置的需要。系統(tǒng)還可以用于實驗教學(xué)，使學(xué)生對導(dǎo)航計算機和嵌入式系統(tǒng)有直觀的認識。

捷聯(lián)慣導(dǎo)裝置；導(dǎo)航計算機；VC33芯片；EMP7512芯片

在軍、民領(lǐng)域中的各類飛行器上，捷聯(lián)式慣性導(dǎo)航系統(tǒng)(簡稱:慣導(dǎo)系統(tǒng))作為一種現(xiàn)代化導(dǎo)航設(shè)備已經(jīng)被廣泛應(yīng)用，尤其在現(xiàn)代軍事武器領(lǐng)域中更是發(fā)揮著舉足輕重的作用。而導(dǎo)航計算機是慣導(dǎo)系統(tǒng)最重要的部件之一，它既是慣導(dǎo)系統(tǒng)數(shù)據(jù)運算處理中心，又是慣導(dǎo)數(shù)據(jù)采集中心，還是系統(tǒng)與外部的通信中心。因此，導(dǎo)航計算機任務(wù)繁重，處理信息量大，實時性要求高[1]。

傳統(tǒng)的慣導(dǎo)系統(tǒng)導(dǎo)航計算機多采用PC104或者單片機作為處理器，此類系統(tǒng)通常存在體積大、功耗高或者運算速度慢、無法滿足實時性要求等問題。而且，在采用一個CPU的導(dǎo)航計算機中，通常數(shù)據(jù)采集通道和通信通道會占用系統(tǒng)大量的資源，延長CPU數(shù)據(jù)處理的周期，嚴重影響了導(dǎo)航計算機的速度。

本文設(shè)計了一款基于DSP(數(shù)字信號處理器)和CPLD(復(fù)雜可編程邏輯器件)的導(dǎo)航計算機，利用DSP強大的數(shù)據(jù)處理能力和CPLD的高度集成、編程靈活及低功耗的特點, 使得DSP+CPLD的組合能夠勝任導(dǎo)航計算機對運算能力、接口和小型化的要求。這里的DSP選取TI公司的VC33，CPLD選取ALTERA公司的EPM7512。

VC33是美國TI公司于2001年推出的性價比很高的高性能浮點DSP芯片。它以高速、低功耗、低成本、易于開發(fā)為顯著特點[2]，克服了以前C30、C31、C32在接口、引導(dǎo)、存儲器擴展等方面的不足。它具有高速的浮點運算能力，在13 ns單周期能進行最高150兆次浮點運算(million floating-point operations per second，MFLOPS)和75兆次指令(million instructions per second，MIPS)。

EPM7512是美國ALTERA公司MAX7000系列中的一種CPLD[3-4]。它基于先進的多陣列矩陣(MAX)架構(gòu)，采用了先進的CMOS工藝制造，具有512個宏單元的密度，速度達到3.5 ns的管腳到管腳延遲；支持在系統(tǒng)可編程能力(ISP)，可以在現(xiàn)場輕松進行重配置，利用Quartus II作為開發(fā)工具，界面友好，集成化程度高，為高速應(yīng)用提供了很高的性價比。

1 系統(tǒng)硬件設(shè)計

導(dǎo)航計算機的硬件是由數(shù)據(jù)接口模塊、數(shù)據(jù)輸入模塊、AD采集模塊、導(dǎo)航解算模塊、數(shù)據(jù)輸出模塊等五大模塊組成，如圖1所示。

圖1 系統(tǒng)硬件組成框圖

導(dǎo)航計算機的工作原理是：VC33和EPM7512配合完成數(shù)據(jù)采集，VC33讀取數(shù)據(jù)采集結(jié)果，進行導(dǎo)航解算，將解算結(jié)果存儲到雙口RAM中，再通過全雙工異步串行收發(fā)器UART與上位機進行通信，輸出導(dǎo)航結(jié)果。其中：

1)數(shù)據(jù)接口模塊由光電耦合芯片組構(gòu)成，慣導(dǎo)系統(tǒng)的慣性測量單元(IMU)的輸出經(jīng)過電流/頻率(I/f)轉(zhuǎn)換電路轉(zhuǎn)換為數(shù)字信號后，通過光電耦合芯片去除噪聲輸出CMOS電平形式的脈沖信號。

2)數(shù)據(jù)輸入模塊由EPM7512通過高速硬件描述語言(VHDL)編程實現(xiàn)的部分功能模塊構(gòu)成，包括多路可逆計數(shù)器、譯碼器、雙口RAM1。數(shù)據(jù)接口模塊輸出的CMOS脈沖信號通過可逆計數(shù)器得到單位時間的脈沖結(jié)果，存儲在雙口RAM1中，等待VC33對其進行定時讀??；譯碼器可以控制各模塊的訪問地址，保證各部分協(xié)調(diào)工作。

3)AD采集模塊由橋式測溫電路、差分放大電路、正向放大電路、模數(shù)轉(zhuǎn)換電路構(gòu)成。橋式測溫電路測出慣導(dǎo)系統(tǒng)慣性器件的溫度變化值，通過差分放大電路和正向放大電路后進入模數(shù)轉(zhuǎn)換電路，轉(zhuǎn)換成數(shù)字信號輸入VC33。

4)導(dǎo)航解算模塊由VC33和FLASH構(gòu)成。FLASH存儲導(dǎo)航程序及參數(shù)，VC33讀取數(shù)據(jù)輸入模塊的雙口RAM1中的數(shù)據(jù)后，經(jīng)過誤差補償、姿態(tài)變換、導(dǎo)航解算，將導(dǎo)航結(jié)果輸出到數(shù)據(jù)輸出模塊的雙口RAM2中。

5)數(shù)據(jù)輸出模塊由EPM7512的部分功能模塊以及RS-422串口芯片構(gòu)成，EPM7512中的模塊包括UART、雙口RAM2。VC33經(jīng)過導(dǎo)航解算后的導(dǎo)航結(jié)果存儲在雙口RAM2中，雙口RAM2中的數(shù)據(jù)經(jīng)過UART進行并串轉(zhuǎn)換，輸出CMOS電平的導(dǎo)航結(jié)果通信數(shù)據(jù)，再經(jīng)過RS-422串口芯片，輸出給上位機進行通信。

2 系統(tǒng)軟件設(shè)計

VC33的軟件開發(fā)采用集成開發(fā)環(huán)境CCS實現(xiàn)。CCS是TI公司推出的DSP開發(fā)環(huán)境，集成Simulator和Emulator仿真器驅(qū)動程序，與C語言有良好的數(shù)據(jù)交換接口。

圖2 系統(tǒng)軟件工作流程圖

EPM7512的軟件平臺是ALTERA公司提供的CPLD/FPGA設(shè)計軟件Quartus II[5-7]，它具有可視化、集成化等優(yōu)點，可以完成從設(shè)計輸入、仿真、編譯、綜合、布局布線和下載等一系列設(shè)計步驟。用Quartus II設(shè)計數(shù)字電路可以使用多種硬件描述語言，比如VHDL、Verilog HDL等，還可以使用圖形設(shè)計的方法。

導(dǎo)航計算機軟件的工作流程為：首先，通過數(shù)據(jù)采集模塊和AD轉(zhuǎn)換模塊，采集IMU輸出的脈沖信號和溫度信號，每完成一次采集便觸發(fā)導(dǎo)航解算模塊中VC33的外部中斷，VC33通過響應(yīng)中斷來讀取存儲在EPM7512中的IMU數(shù)據(jù)；然后，開始進行誤差補償、姿態(tài)變換和導(dǎo)航解算；最后，將導(dǎo)航結(jié)果通過RS-422串口通信輸出給上位機。至此一次循環(huán)結(jié)束，開始下一幀數(shù)據(jù)的采集。軟件流程如圖2所示。

導(dǎo)航計算機在系統(tǒng)加電后，VC33的引導(dǎo)程序先讀取系統(tǒng)狀態(tài)信息，再通過調(diào)試軟件CCS進行應(yīng)用程序的編輯、編譯、加載和調(diào)試，調(diào)試通過后使用編程工具將應(yīng)用程序固化到系統(tǒng)FLASH中[8]，從而提高了導(dǎo)航計算機的開發(fā)調(diào)試能力。

3 實驗結(jié)果與分析

將導(dǎo)航計算機通過RS-422串口線與上位機相連，接好電源，利用上位機專用程序發(fā)送控制命令，并觀察導(dǎo)航計算機的輸出。試驗表明，導(dǎo)航計算機的輸出符合設(shè)計要求，證明系統(tǒng)設(shè)計正確、有效，系統(tǒng)工作正常。系統(tǒng)輸出如圖3所示。

圖3 上位機接收導(dǎo)航計算機的輸出

4 結(jié)束語

基于VC33和EPM7512的導(dǎo)航計算機利用雙嵌入式CPU設(shè)計，體積小、功耗低。相對于傳統(tǒng)的導(dǎo)航計算機，本系統(tǒng)利用EPM7512進行數(shù)據(jù)采集和數(shù)據(jù)通信，利用VC33進行導(dǎo)航解算，兩者同步進行，縮短了導(dǎo)航周期，大大提高了導(dǎo)航系統(tǒng)的實時性，并且易于擴展，易于操作，人機交互方便。而且，通過該系統(tǒng)還可以讓學(xué)生對導(dǎo)航計算機和嵌入式系統(tǒng)有更直觀的認識，便于他們把課本上學(xué)到的知識應(yīng)用于實踐，培養(yǎng)其理論與實踐結(jié)合的能力。

[1]胡致涌, 張國安. DSP 導(dǎo)航計算機硬件電路的設(shè)計及應(yīng)用[J]. 赤峰學(xué)院學(xué)報, 2011, 27(10): 35-36.

[2]孫玲, 楊洪利, 欒曉明. TMS320VC33的特性及其硬件設(shè)計[J]. 應(yīng)用科學(xué), 2005, 32(6): 13-15.

[3]謝檬, 申忠如. 基于CPLD的等精度頻率計的設(shè)計[J]. 微計算機信息, 2011, 27(4): 58-59.

[4]姜道為. 可編程邏輯器件EPM7128編程與檢測電路的設(shè)計與實現(xiàn)[J]. 機械工程師, 2011, 15(9): 93-94.

[5] 張麗杰, 呂少中. Quartus II軟件在數(shù)字邏輯教學(xué)中的應(yīng)用[J]. 軟件導(dǎo)刊, 2012, 11(4): 199-200.

[6] 牛立強, 徐振宇. Quartrs II軟件在FPGA技術(shù)課程教學(xué)中的應(yīng)用[J]. 科技信息, 2011, 36(2): 570.

[7] 李雪梅. 用Quartus 4.0設(shè)計數(shù)字電路過程的介紹[J]. 現(xiàn)代電子技術(shù), 2005, 28(6): 35-38.

[8] 孫秋生, 陳尚峰. 基于CCS的DSP片外FLASH直接燒寫設(shè)計[J]. 電子設(shè)計工程, 2009, 17(1): 93-95.

Design of Navigation Computer Based on VC33 and EPM7512

GAO Zhifeng, DONG Mingjie,SHI Yongsheng

(School of Automation, Beijing Institute of Technology, Beijing 100081, China)

To meet the requirements of strap-down inertial navigation system，an embedded navigation computer based on VC33 and EPM7512 was designed. This paper introduces the software and hardware design and implementation methods of the navigation computer. The verification results show that the system has the characteristics of small size, low power, high precision and real-time performance. This system is also suitable for experiment teaching and can make students have more intuitive understanding about navigation computer and embedded system.

strap-down inertial navigation system; navigation computer; VC33 chip; EMP7512 chip

2012-08-03；修改日期: 2014-02-12

總裝“十二五”預(yù)研基金資助項目。

高志峰(1979-)，男，碩士，實驗師，研究方向：導(dǎo)航制導(dǎo)與控制。

TP39；U666.1

A

10.3969/j.issn.1672-4550.2015.02.007