中煤科工集團重慶研究院有限公司 張海鵬

基于FPGA的非周期信號等效采樣原理和實現(xiàn)

中煤科工集團重慶研究院有限公司 張海鵬

分析了高精度測量儀表中信號高速ADC采樣的迫切性，實際應用時信號等效采樣的必要性，結(jié)合非周期信號的特點確定了順序等效采樣的方法，闡述了順序等效采樣的原理，基于FPGA內(nèi)部鎖相環(huán)（PLL）倍頻和移相的特點，最終實現(xiàn)了用50MSPS的ADC達到了1.6GSPS的等效采樣速率，為解決毫米級激光測距和分米級電磁波故障定位的精度問題提供了理論依據(jù)和實際措施。

非周期信號；等效采樣；順序等效采樣法；隨機等效采樣法；FPGA

引言

隨著數(shù)字信號處理技術(shù)的迅速發(fā)展,模擬信號數(shù)字化越來越靠近設備前端,波形數(shù)字化[1]一直是前端讀出電子學系統(tǒng)設計的難點,對高速變化的模擬信號進行采樣例如高精度的激光測距儀、電磁波故障定位儀、數(shù)字示波器等,都要求有超高采樣率的ADC電路和數(shù)據(jù)處理電路。低速ADC無法對高頻信號實時采集,高速ADC芯片價格居高不下,并且采購還受國外因素制約,必須采用等效采樣技術(shù)。它以增加采集時間為代價降低采樣率,通過對多次采樣的數(shù)據(jù)進行重構(gòu)實現(xiàn)周期信號或非周期信號的數(shù)字化。等效采樣分順序和隨機等效采樣兩種方法[2]。對于周期信號可以采用隨機等效采樣并實現(xiàn)預觸發(fā),多應用于數(shù)字示波器;對于非周期信號只能采用順序等效采樣,本設計的創(chuàng)新在于充分利用FPGA內(nèi)部鎖相環(huán)倍頻和移相實現(xiàn)了0.625ns實時時移,可編程邏輯電路控制順序等效采樣時序,結(jié)合50MSPS的ADC等效實現(xiàn)了1.6GSPS的采樣速率。

1 發(fā)射非周期信號的特點

1.1 發(fā)射信號具有時限性[3]

發(fā)射信號無論是單個單極性脈沖、單個雙極性脈沖,還是多周期脈沖串,它都具有在某個時間區(qū)間有信號,其余時間都為0的共性,是典型的非周期信號,測量信號滿足式(1.1):

1.2 發(fā)射信號系統(tǒng)具有線性時不變特性

首先發(fā)射信號系統(tǒng)具有時不變特性,當內(nèi)部控制信號有一個時移時,發(fā)射信號也產(chǎn)生相同的時移,除此之外無任何其它變化。當式(1.1)中產(chǎn)生一個時移變?yōu)闀r,,其它為0。

1.3 發(fā)射信號具有可配置性

發(fā)射信號系統(tǒng)滿足線性時不變特性,同時硬件系統(tǒng)能實現(xiàn)配置發(fā)射信號的極性、幅度、持續(xù)時間、多周期重復等功能,支持信號正負雙極性輸出、幅度k倍縮放、持續(xù)時間a倍拉

圖1 兩次順序等效采樣示意圖

圖2 發(fā)射信號電路框圖

圖5 FPGA上順序等效采樣電路

圖6 AD采樣電路

圖3(a) 發(fā)射信號脈寬和極性控制電路

圖3(b) 發(fā)射信號基準時鐘產(chǎn)生電路

圖3(c) 發(fā)射信號觸發(fā)延時電路

采樣的示意圖如圖1所示,更多倍數(shù)的順序等效采樣原理以此類推。在工程技術(shù)上,提供一個時間極小△t的延遲比較容易,因此順序取樣能提供很高的時間分辨率和精度,能夠極大的提高系統(tǒng)的采樣率。

2 非周期信號采樣的FPGA實現(xiàn)

以電磁波電纜故障定位儀為例,FPGA芯片選用Altera公司Cyclone IV[4]系列EP4CE30F23I7N,用VHDL語言實現(xiàn)的自定義模塊[5],發(fā)射信號產(chǎn)生電路如圖3(a)、(b)、(c)所示,實現(xiàn)了根據(jù)測量范圍TDR_SEL信號自動選擇脈沖寬度和脈沖極性。

3 順序等效采樣的實現(xiàn)

激光脈沖測距儀和電磁波電纜故障定位儀都由片上系統(tǒng)(SOPC)根據(jù)測量范圍配置順序采樣等效次數(shù),控制地址自動生成器產(chǎn)生單次觸發(fā)控制信號和觸發(fā)延時控制,實現(xiàn)每次發(fā)射信號比上次觸發(fā)提前一個△t時間,發(fā)射信號都經(jīng)被測對象反射形成接收信號,接收信號經(jīng)過信號調(diào)理電路調(diào)整好幅度和基線,AD采樣電路在地址自動生成器的配合下,將采樣數(shù)據(jù)依次存入片上雙端口RAM,片上系統(tǒng)從雙端口RAM中讀出順序等效采樣數(shù)據(jù),完成波形重構(gòu)和數(shù)字信號相關(guān)技術(shù)處理,順序等效采樣電路框圖如圖4所示:

圖4 順序等效采樣電路框圖

以電磁波電纜故障定位儀為例,在FPGA上用VHDL語言實現(xiàn)的自定義模塊,順序等效采樣電路路如圖5所示,實現(xiàn)了自動地址生成器、單次觸發(fā)控制和片上雙端口RAM,根據(jù)儀表測量范圍選擇雙端口RAM的容量,在本例中等效采樣最高速率1.6GSPS,雙端口RAM每個AD采樣值對應距離分辨率為:

保證這個分辨率測量800m的范圍,就要選擇至少8Kbytes的雙端口RAM容量。

外部硬件AD采樣電路如圖6所示,采用ADI公司的AD9283BRSZ-50芯片,475MHz模擬帶寬,8bit采樣,1.25V內(nèi)置基準,溫漂系數(shù)130ppm/℃,50MSPS的實時采樣速率,經(jīng)過32次等效采樣最高可達1.6GSPS的采樣速率。

4 結(jié)語

本文針對激光脈沖測距儀和電磁波電纜故障定位儀中用到的非周期信號提出了順序等效采樣的方法,結(jié)合FPGA內(nèi)部的鎖相環(huán)倍頻和移相實現(xiàn)了50MSPS的32倍頻1.6GSPS等效采樣。在設計舉例中選用經(jīng)濟型Cyclone IV系列EP4CE30F23I7N芯片,片上最高頻率只支持437.5MHz,最高等效采樣速率受到限制。如果選用功能更強大的其它系列或其它廠家的FPGA芯片,又或者隨著電子技術(shù)的進一步發(fā)展,采用這種原理的順序等效采樣方法也能達到更高的采樣頻率,能更好地解決非周期信號采樣的問題。

［1］唐邵春.基于時間并行交替技術(shù)的超高速高精度波形數(shù)字化研究［D］.中國科學技術(shù)大學 博士論文,2012(5).

［2］石明江.100MHz數(shù)字存儲示波器等效采樣的研究［D］.電子科技大學碩士論文,2006(2).

［3］鄭君里等.信號與系統(tǒng)［M］.高等教育出版社,2000.

［4］Altera.Cyclone IV Device Handbook［J］.Altera Corporation, 2013(5).

［5］任愛鋒等編著.基于FPGA的嵌入式系統(tǒng)設計［M］.西安電子科技大學出版社,2005.

張海鵬（1983—），男，陜西榆林人，工程師，大學本科，主要從事礦用產(chǎn)品的資質(zhì)申辦及質(zhì)量管理工作。