劉志強(qiáng)，馮曉偉

（第二炮兵工程大學(xué)，西安710025）

基于高速DA轉(zhuǎn)換的雷達(dá)中頻信號(hào)產(chǎn)生方法

劉志強(qiáng)，馮曉偉

（第二炮兵工程大學(xué)，西安710025）

提出一種基于高速DA轉(zhuǎn)換的雷達(dá)中頻信號(hào)產(chǎn)生方法。該方法將常見的雷達(dá)信號(hào)，如常規(guī)脈沖、線性調(diào)頻、二相編碼等用同一表達(dá)式表示，通過設(shè)置不同的控制字組合來產(chǎn)生不同的信號(hào)。為節(jié)省硬件資源，研究了正弦表深度的確定方法，并提出僅采用前1/4周期正弦表產(chǎn)生雷達(dá)信號(hào)的方法。實(shí)驗(yàn)采用NIOS II軟核計(jì)算正弦表、接收上位機(jī)計(jì)算的雷達(dá)信號(hào)參數(shù)，同時(shí)配置相位計(jì)算器中各控制字寄存器。硬件電路根據(jù)控制字產(chǎn)生相應(yīng)的雷達(dá)中頻信號(hào)。利用本方法還可產(chǎn)生頻率編碼、多相編碼、滑變頻、調(diào)幅等信號(hào)。

雷達(dá)信號(hào)，高速DA，DDS，F(xiàn)PGA

0 引言

現(xiàn)代雷達(dá)通常要求其發(fā)射機(jī)能產(chǎn)生頻率捷變信號(hào)、線性調(diào)頻信號(hào)、編碼信號(hào)等，而且還可以根據(jù)需要隨機(jī)地從這些信號(hào)中選擇需要發(fā)射的信號(hào)。目前常用的DDS技術(shù)產(chǎn)生雷達(dá)中頻信號(hào)的方法是采用DDS芯片［1-6］。采用DDS芯片的優(yōu)點(diǎn)是設(shè)計(jì)簡單可靠，能產(chǎn)生常見的雷達(dá)信號(hào)，但是由于常用的DDS芯片中固定了相位累加器、相幅轉(zhuǎn)換器（即正弦查值表）、數(shù)模轉(zhuǎn)換器，使得設(shè)計(jì)受限，不夠靈活。采用FPGA直接驅(qū)動(dòng)DA轉(zhuǎn)換器產(chǎn)生信號(hào)的方法具有非常高的靈活性，從原理上講只要改變DA轉(zhuǎn)換器的輸入編碼值便可產(chǎn)生相應(yīng)幅度的信號(hào)，通過DA轉(zhuǎn)換的DDS信號(hào)產(chǎn)生方法可以產(chǎn)生最高頻率略低于采樣頻率一半的任意信號(hào)。本文直接采用FPGA驅(qū)動(dòng)高速DA芯片生成雷達(dá)中頻信號(hào)。如果需要產(chǎn)生各種各樣雷達(dá)回波信號(hào)，可在采用本方法產(chǎn)生中頻的基礎(chǔ)上，結(jié)合軟件無線電技術(shù)進(jìn)行模擬［7］。

1 DDS雷達(dá)信號(hào)產(chǎn)生基本原理

常見的雷達(dá)信號(hào)主要有連續(xù)波、常規(guī)脈沖、線性調(diào)頻、二相編碼等，這些信號(hào)可用一個(gè)共同的函數(shù)來表示：

式中，A（t）為信號(hào)幅度，當(dāng)A（t）為矩形脈沖時(shí)，該信號(hào)便是脈沖雷達(dá)信號(hào)，當(dāng)A（t）為緩變信號(hào)時(shí)，該信號(hào)便是調(diào)幅信號(hào)；φ（t）為相位，如果φ（t）等于0或π，該信號(hào)便是二相編碼信號(hào)，如果φ（t）是0、π/2、π或3π/2，該信號(hào)是四相編碼信號(hào)，如果φ（t）是時(shí)間t的二次函數(shù)，該信號(hào)是線性調(diào)頻信號(hào)。

DDS產(chǎn)生等幅雷達(dá)信號(hào)時(shí)只需適時(shí)計(jì)算出信號(hào)的相位值，并從正弦函數(shù)表中查找出該相位值對應(yīng)的幅度并由DA轉(zhuǎn)換輸出信號(hào)即可。雷達(dá)信號(hào)產(chǎn)生的基本框圖如圖1所示：

圖1 雷達(dá)信號(hào)產(chǎn)生基本框圖

圖1中，相位計(jì)算器用于計(jì)算雷達(dá)信號(hào)的相位，即ωt+φ（t），對于不同的信號(hào)其計(jì)算方法不同；正弦表用于存儲(chǔ)不同相位信號(hào)的正弦值，D/A為數(shù)模轉(zhuǎn)換器，其作用是將正弦表輸出的信號(hào)幅度轉(zhuǎn)換為模擬信號(hào)。如要生成調(diào)幅信號(hào)，在正弦表與D/A間插入乘法器，將幅度隨時(shí)間變化的信號(hào)與正弦輸出相乘后再進(jìn)行DA轉(zhuǎn)換。

2 參數(shù)確定

2.1 正弦表深度確定

從表面上看，正弦表做得越大，產(chǎn)生的信號(hào)失真越小，通常希望正弦表做得越大越好，但當(dāng)正弦表做得過細(xì)后，對資源消耗過多，浪費(fèi)資源。確定正弦表最大深度的基本原則是：相鄰兩個(gè)地址中存儲(chǔ)的幅度碼相差不能超過1。設(shè)完整正弦表的地址寬度為N，DA轉(zhuǎn)換器的數(shù)據(jù)寬度為M，則DA轉(zhuǎn)換輸出最大范圍為2M，其對應(yīng)正弦信號(hào)的峰-峰值（該值為2），所以正弦表中最大允許間隔相差的幅度值為21-M，即有如下公式：

即

由于正弦函數(shù)自身的對稱性，只要查表計(jì)算出前1/4個(gè)周期的函數(shù)值，便可以通過取負(fù)值或取對稱值的方式計(jì)算后3/4周期的函數(shù)值。從節(jié)省存儲(chǔ)資源的角度考慮，制作正弦表時(shí)，可只制作前1/4周期，后3/4周期的值可能通過計(jì)算獲得。那么這種情況下正弦表的地址寬度為：

實(shí)現(xiàn)正確正弦碼的計(jì)算可采用圖2描述的正弦編碼計(jì)算器完成：

圖2 正弦編碼計(jì)算器框圖

圖2中，相位編碼輸入A位寬為M+2位，對稱相位計(jì)算結(jié)果P位寬為M，1/4周期正弦表共有2 M個(gè)存儲(chǔ)單元（對應(yīng)相位0，2π*2-（M+2），2*2π*2-（M+2），3*2π*2-（M+2），…，（2M-1）*2π*2-（M+2）），存儲(chǔ)單元位寬M-1（可描述0～1的正弦值），正弦表輸出Q位寬為M-1；對稱相位計(jì)算模塊先分析相位碼低M+1位，如果其值為100…0b（b表示二進(jìn)制數(shù)），說明相位碼描述的相位為π/2或3π/2，此時(shí)使輸出為P=11…1b；否則當(dāng)A［M］=1時(shí)，說明相位碼描述的相位在第二象限或第四象限，此時(shí)令P=000…0b-A［M-1..0］，實(shí)現(xiàn)二（四）象限向一（三）象限對稱；如果A［M］=1則P=A［M-1..0］。正負(fù)半周期處理模塊用于計(jì)算實(shí)際輸出正弦編碼值，當(dāng)A［M+1］=0時(shí)，相位值在正半周期，S值等于Q值描述的數(shù)值，否則，相位值在負(fù)半周期，S值等于Q值描述數(shù)值的負(fù)值。

2.2 相位計(jì)算方法

相位計(jì)算時(shí)，需考慮的是系統(tǒng)的頻率分辨率。假設(shè)相位計(jì)算采用的數(shù)據(jù)寬度為P（不小于完整正弦表地址寬度Nfull，用于查正弦表的地址為前Nfull位），那么DDS的頻率分辨率為

式中，fDDS為DA轉(zhuǎn)換的轉(zhuǎn)換時(shí)鐘頻率。

所以可根據(jù)需要的頻率分辨率Δf，計(jì)算出相位數(shù)據(jù)寬度：

正弦信號(hào)生成時(shí)，通過累加器便可計(jì)算出各時(shí)刻的相位碼。要生成二相編碼信號(hào)時(shí)，根據(jù)需要在計(jì)算的相位上加上0或π（對應(yīng)的相位碼是2P-1）即可。如果要生成線性調(diào)頻信號(hào)，需計(jì)算線性調(diào)頻部分引入的相位值。該相位值為

式中，k為調(diào)頻斜率。

相位計(jì)算過程中，相位值是離散化計(jì)算的，因此，在采樣時(shí)刻n，二次相位值應(yīng)為

進(jìn)而可得相位累加器計(jì)算的相位值：

最終n+1時(shí)刻相位值為：

由此表達(dá)式可以看出，在時(shí)刻n+1到來時(shí)，理論上計(jì)算的相位與n時(shí)刻相位相比多了兩項(xiàng)，第一項(xiàng)是常數(shù)項(xiàng)，第二項(xiàng)是隨時(shí)間線性變化的項(xiàng)，第二項(xiàng)正好是普通累加器的輸出。所以要實(shí)現(xiàn)相位計(jì)算模塊框圖如圖3所示。

圖3 相位計(jì)算器結(jié)構(gòu)圖

圖中，clkDA信號(hào)為DDS頻率合成所需的時(shí)鐘信號(hào)，D1為外部輸入頻率控制字所需的數(shù)據(jù)與控制信號(hào)；D2為外部輸入定時(shí)器的數(shù)據(jù)與控制信號(hào)，數(shù)據(jù)信號(hào)主要包括脈沖周期、寬度、相位跳變時(shí)刻；D3為外部輸入累加非線性相位控制字輸入數(shù)據(jù)與控制信號(hào)。信號(hào)reset為脈沖結(jié)束后的相位復(fù)位信號(hào)，addpi為相位跳變時(shí)允許累加器相位加π信號(hào)。

3 系統(tǒng)設(shè)計(jì)

3.1 硬件設(shè)計(jì)

為了靈活改變DDS產(chǎn)生信號(hào)，需采用上位機(jī)（PC機(jī)）進(jìn)行通信控制，由于通信過程中僅需要將較少的數(shù)據(jù)（各種控制字）按約定的通信協(xié)議下傳到信號(hào)產(chǎn)生硬件，所以在信號(hào)體制變化不太快的場合可采用串口通信的方式進(jìn)行控制，如果要求改變信號(hào)體制非?？?，那么就需要采用其他通信方式（如USB）。系統(tǒng)設(shè)計(jì)框圖如圖4所示。

圖中，MCU為FPGA軟核，負(fù)責(zé)通過串口接收控制數(shù)據(jù)、裝載正弦表、設(shè)置相位計(jì)算器的各種參數(shù)。

圖4 系統(tǒng)結(jié)構(gòu)框圖

在系統(tǒng)上電時(shí)，MCU計(jì)算正弦表中數(shù)據(jù)，并將數(shù)據(jù)寫入正弦表，然后等待上位機(jī)指令。上位機(jī)計(jì)算出相位計(jì)算器中各參數(shù)，并按照通信協(xié)議將參數(shù)發(fā)送至MCU，MCU接收到參數(shù)后，按時(shí)序?qū)⑦@些參數(shù)寫入相關(guān)控制字寄存器，然后相位計(jì)算器開始工作，產(chǎn)生相應(yīng)雷達(dá)信號(hào)。此后，MCU進(jìn)入等待模式，當(dāng)再從串口接收到數(shù)據(jù)時(shí)MCU再重新配置相位計(jì)算器。

3.2 上位機(jī)軟件設(shè)計(jì)

上位機(jī)的核心功能是計(jì)算相位計(jì)算器中各控制字寄存器的數(shù)據(jù)，并按通信協(xié)議將這些值下發(fā)到下位機(jī)。參數(shù)計(jì)算的內(nèi)容包括頻率控制字F、二次相位控制字S、重復(fù)周期控制字T、脈沖寬度控制字W、相位跳變控制字Jm。由于常規(guī)脈沖信號(hào)可看作線性調(diào)頻信號(hào)的特殊形式，所以參數(shù)設(shè)計(jì)時(shí)按線性調(diào)頻信號(hào)考慮。由式頻率控制字F代表的累加相位是：

所以，頻率控制字F的值應(yīng)為

式中，符號(hào)［·］表示取整

二次相位控制字S完成的功能是實(shí)現(xiàn)二次相位累加，其值對應(yīng)的相位為

故S的值應(yīng)為

設(shè)雷達(dá)脈沖信號(hào)的重復(fù)周期為Ts，可簡單計(jì)算出重復(fù)周期控制字T：

同理可計(jì)算出脈沖寬度控制字

式中，Tp為脈沖寬度，當(dāng)需要產(chǎn)生的雷達(dá)信號(hào)為連續(xù)波信號(hào)時(shí)，將W設(shè)置得大于T即可。

設(shè)二相編碼信號(hào)的第m次相位跳變時(shí)刻為tm，那么相位跳變控制字為

如果不需要生成編碼信號(hào)，只需將J1設(shè)置得大于脈沖周期即可。

上位機(jī)軟件根據(jù)對雷達(dá)信號(hào)的參數(shù)設(shè)置，按式（11）～式（17）的順序依次計(jì)算，并按通信協(xié)議下載到下位機(jī)即可。

4 實(shí)驗(yàn)

實(shí)驗(yàn)中FPGA采用Altera公司的EP3C10，DA芯片采用DAC094，該DA芯片是電流型芯片，即它輸出兩路差分電流，為了得到交流信號(hào)，采用隔離變壓器輸出信號(hào)。整體原理方框圖如圖5所示。

圖5 整體原理方框圖

系統(tǒng)設(shè)計(jì)時(shí)指標(biāo)為：DA轉(zhuǎn)換采樣率為100 MHz，信號(hào)輸出頻率分辨率為0.05 Hz，由式（16）可以計(jì)算出相位計(jì)算數(shù)據(jù)寬度為31位，考慮到NIOS II處理器的數(shù)據(jù)位寬，此處取P=32。由于DA轉(zhuǎn)換器數(shù)據(jù)寬度是14位，由式確定正弦表的存儲(chǔ)濃度為Nq=14。采用本文方法制作樣機(jī)，上位機(jī)軟件采用VC++編制，界面如圖6所示。

圖6 上位機(jī)界面

根據(jù)界面，選擇不同的參數(shù)，輸出波形如下圖所示。其中圖7（a）為1MHz正弦信號(hào)，圖7（b）為頻率1 MHz、脈寬1 μs、脈沖重復(fù)周期5 μs的常規(guī)脈沖信號(hào)，圖7（c）為起始頻率2 MHz、帶寬1 MHz、脈寬5 μs、脈沖重復(fù)周期10 μs的線性調(diào)頻信號(hào)，圖7（d）為頻率1 MHz、寬度5 μs、脈沖重復(fù)周期10 μs的五位巴克碼信號(hào)。

圖7 輸出波形

從實(shí)驗(yàn)結(jié)果可以看出，利用相同的硬件，采用本文方法能正確產(chǎn)生各種雷達(dá)信號(hào)，并且不同雷達(dá)波形之間可以快速切換。

4 結(jié)束語

將常見的連續(xù)波、常規(guī)脈沖、線性調(diào)頻、二相編碼信號(hào)等雷達(dá)信號(hào)看作同一類信號(hào)，并利用統(tǒng)一的表達(dá)式對其描述，通過改變參數(shù)便能實(shí)現(xiàn)不同雷達(dá)信號(hào)的產(chǎn)生。文中采用FPGA加DA的DDS方案，推導(dǎo)了各種控制字的計(jì)算方法。實(shí)驗(yàn)證明，采用本方法可以實(shí)現(xiàn)不同體制雷達(dá)信號(hào)的硬件產(chǎn)生，該方法速度較快，適合一般需求下雷達(dá)信號(hào)的產(chǎn)生。采用相同的思想，適當(dāng)改變相位計(jì)算器，還可產(chǎn)生頻率編碼、多相編碼、滑變頻、調(diào)幅等信號(hào)。此外，為了獲得頻譜更純的信號(hào)，需在DA輸出后接一個(gè)可編程濾波器，改變輸出波形時(shí)，調(diào)整可編程濾波器參數(shù)，使其通帶與輸出信號(hào)帶寬匹配。

［1］吳金輝.雷達(dá)中頻信號(hào)模擬器設(shè)計(jì)［D］.南京：南京信息工程大學(xué)，2011.

［2］曾維貴，孫迎豐，胥輝旗.基于DDS+倍頻的寬帶LFMCW雷達(dá)信號(hào)產(chǎn)生設(shè)計(jì)［J］.兵工自動(dòng)化，2013，32（5）：1-5.

［3］高旺，姚龍海.基于DDS芯片AD9858的復(fù)雜雷達(dá)信號(hào)模擬器設(shè)計(jì)［J］.火控雷達(dá)技術(shù)，2009，32（4）：101-104.

［4］劉龍，張振中，戴哲.基于DDS技術(shù)的雷達(dá)中頻信號(hào)模擬器信號(hào)源［J］.國外電子測量技術(shù)，2009，28（4）：43-45.

［5］綦睿，羅豐，吳順君.基于DDS的雷達(dá)中頻信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)［J］.火控雷達(dá)技術(shù)，2009，35（3）：47-49，68.

［6］呂艷，戚繼明，奚瑋.基于AD9858的雷達(dá)信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)［J］.火控雷達(dá)技術(shù)，2008，37（2）：101-103.

［7］顧浩，余云智，程健慶.艦載雷達(dá)中頻信號(hào)仿真設(shè)計(jì)與實(shí)現(xiàn)［J］.火力與指揮控制，2006，31（7）：63-66.

A New Method for Generating Radar Intermediate Frequency Signal Based on High-speed DA Converter

LIU Zhi-qiang，F(xiàn)ENG Xiao-wei
（The Second Artillery Engineering University，Xi’an 710025，China）

A new method for generating the radar intermediate frequency signal based on highspeed DA converter is proposed.In this method，the ordinary radar signals，such as common pulse，chirp，bi-phase code，are expressed as a uniform equation.The signal type and parameter are decided by control words.In order to save resource，the sine table depth is studied and the signal generation method which only use former 1/4 period sine table is proposed.In the experiment，NIOS II soft-core processor is used to compute sine table，receive the parameters of radar signal form PC computer，and configure the control word registers of phase calculator.The radar intermediate frequency signal is generated by the hardware circuit according to the control words.In addition，this method can be used to generate special signal such as frequency coding，poly-phase encoding，slip frequency，and amplitude modulation.

radar signal，high-speed DA，DDS，F(xiàn)PGA

TN955

A

1002-0640（2015）12-0094-04

2014-12-05

2015-01-27

劉志強(qiáng)（1979-），男，四川崇州人，博士。研究方向：電子測量、電子對抗。