張宏財(cái) 汪永軍 沈 君

（華東電子工程研究所，安徽 合肥230001）

0 前言

船用導(dǎo)航雷達(dá)作為一種無(wú)線電導(dǎo)航設(shè)備，在船舶近海定位、引導(dǎo)船舶進(jìn)、出港、窄航道航行以及在避碰中發(fā)揮著重要作用。本設(shè)計(jì)通過(guò)由ARM微處理器和FPGA組成的嵌入式系統(tǒng)一體化船用導(dǎo)航雷達(dá)數(shù)據(jù)處理和顯控終端，對(duì)雷達(dá)中頻回波進(jìn)行采樣，采用數(shù)字化技術(shù)處理回波信號(hào)，使得各種復(fù)雜的信號(hào)處理和數(shù)據(jù)處理功能得以實(shí)現(xiàn)，優(yōu)化海浪抑制、雨雪抑制、同頻干擾等處理算法，采用ARM處理器實(shí)現(xiàn)自動(dòng)雷達(dá)標(biāo)繪處理算法（ARPA），在單板上實(shí)現(xiàn)所有信號(hào)處理和數(shù)據(jù)處理功能，并具備豐富的接口和可擴(kuò)充性，有效降低了數(shù)據(jù)處理顯控終端的體積、重量及成本，具有高度集成性和可靠性。

1 終端系統(tǒng)硬件組成

船用導(dǎo)航雷達(dá)系統(tǒng)可以分為雷達(dá)上單元和雷達(dá)下單元兩部分，上單元部分包括雷達(dá)天線和收發(fā)機(jī)，主要是發(fā)射周期性的脈沖信號(hào)，然后接收發(fā)射后的回波信號(hào)，并將接收機(jī)處理過(guò)的回波信號(hào)送至系統(tǒng)下單元；雷達(dá)系統(tǒng)下單元即顯控終端，主要負(fù)責(zé)雷達(dá)回波信號(hào)的A/D采樣、實(shí)現(xiàn)回波峰選、視頻積累、恒虛警處理、海浪抑制、雨雪抑制、視頻顯示、雷達(dá)參數(shù)控制等處理以及對(duì)接入的AIS、羅經(jīng)、GPS等外部設(shè)備輸入信號(hào)的處理。

船用雷達(dá)終端系統(tǒng)是一套獨(dú)立完整的數(shù)字綜合處理平臺(tái)，整個(gè)系統(tǒng)由終端處理板、液晶顯示屏、電源模塊、按鍵鍵盤(pán)、鼠標(biāo)等組成。終端處理板是整個(gè)系統(tǒng)的核心，其包含與雷達(dá)上單元的接口設(shè)計(jì)、回波信號(hào)處理、點(diǎn)航跡處理、顯示處理等功能，系統(tǒng)框圖如圖1所示。

圖1 終端整體框圖

整個(gè)顯控終端主要由三部分組成：接口（與上單元）+FPGA部分+ARM部分。

上單元接口部分作為連接雷達(dá)上單元與顯控終端的橋梁，它的設(shè)計(jì)好壞是決定整個(gè)雷達(dá)系統(tǒng)工作是否正常的前提。接口模塊主要完成對(duì)雷達(dá)上單元輸入的方位、船首和回波信號(hào)進(jìn)行處理，例如對(duì)回波信號(hào)先進(jìn)行差分放大，再使用高速高精度的A/D采集芯片，本設(shè)計(jì)使用AD9218BST-105高速采樣芯片，位寬為10bit，采集時(shí)鐘可達(dá)100MHZ，高頻率的采樣時(shí)鐘讓雷達(dá)回波顯示更加細(xì)膩、逼真，經(jīng)過(guò)數(shù)字化后的回波信號(hào)進(jìn)入FPGA進(jìn)行處理；同時(shí)接口單元接收來(lái)自ARM處理器的各種雷達(dá)操控命令，產(chǎn)生相應(yīng)的控制信號(hào)送入雷達(dá)上單元。該模塊在整體系統(tǒng)中的結(jié)構(gòu)框圖如圖2所示。

圖2 終端接口部分框圖

FPGA部分作為整個(gè)終端系統(tǒng)的關(guān)鍵部分，負(fù)責(zé)雷達(dá)數(shù)字回波視頻信號(hào)的處理、坐標(biāo)變換和數(shù)據(jù)編碼。A/D采樣后的回波信號(hào)，在FPGA中再進(jìn)一步進(jìn)行雷達(dá)視頻積累、回波峰選、恒虛警處理、海浪抑制、雨雪抑制、同頻干擾抑制等雜波處理。同時(shí)根據(jù)調(diào)諧指示數(shù)據(jù)，自動(dòng)調(diào)節(jié)調(diào)諧控制數(shù)據(jù)，并通過(guò)D/A模數(shù)轉(zhuǎn)換芯片（M62352AGP）將數(shù)字信號(hào)轉(zhuǎn)換為模擬電平，控制雷達(dá)上單元發(fā)射機(jī)工作狀態(tài)。雷達(dá)天線的觸發(fā)周期和工作模式由FPGA經(jīng)過(guò)接口匹配電路后發(fā)送至雷達(dá)天線。

本設(shè)計(jì)中為了減輕ARM處理器的負(fù)擔(dān)，經(jīng)過(guò)FPGA處理后的回波視頻數(shù)據(jù)送入ARM處理器不采用軟件直接寫(xiě)屏的方法將回波顯示，這樣會(huì)大量占用ARM處理器資源，造成回波抖動(dòng)、不能及時(shí)跟蹤、錄取等。設(shè)計(jì)中利用S3C2410處理器中帶有的Camera接口，經(jīng)雜波處理后的回波信號(hào)，在FPGA中進(jìn)行硬件的回波坐標(biāo)變換處理，并將坐標(biāo)變換后的回波信號(hào)編碼成ITU-R BT601/656視頻信號(hào)，然后一幀一幀把回波視頻送往S3C2410的Camera接口，S3C2410處理器就會(huì)直接在顯示器上顯示出回波，這樣就省去了軟件畫(huà)回波的過(guò)程，節(jié)省了系統(tǒng)資源。

ARM處理器部分包括系統(tǒng)的狀態(tài)監(jiān)控信息、操作控制信息、以及友好的人機(jī)交互界面信息，然后將這些信息和通過(guò)Camera接口送過(guò)來(lái)的回波視頻數(shù)據(jù)疊加在一起，實(shí)現(xiàn)綜合顯示功能。還要負(fù)責(zé)對(duì)雷達(dá)參數(shù)的設(shè)置以完成對(duì)整個(gè)系統(tǒng)的控制，同時(shí)ARM處理器通過(guò)串口、USB口、網(wǎng)口，與外部模塊（如GPS、AIS、羅經(jīng)、鍵盤(pán)、鼠標(biāo)等）進(jìn)行實(shí)時(shí)通信，完成數(shù)據(jù)的傳輸和指令的設(shè)定。

2 系統(tǒng)軟件設(shè)計(jì)

整個(gè)系統(tǒng)軟件主要分兩部分：

一部分是在FPGA上運(yùn)行的系統(tǒng)，F(xiàn)PGA上運(yùn)行的軟件用硬件描述語(yǔ)言編寫(xiě)，主要完成回波數(shù)據(jù)峰選、脈沖積累、海浪抑制、雨雪抑制、同頻干擾抑制、坐標(biāo)轉(zhuǎn)換、回波數(shù)據(jù)信息視頻編碼，其數(shù)據(jù)處理流程如圖3所示。

圖3 FPGA數(shù)據(jù)處理流程

另一部分在ARM處理器上運(yùn)行的系統(tǒng)，采用嵌入Linux軟件平臺(tái)，C/C++語(yǔ)言編寫(xiě)，系統(tǒng)分為應(yīng)用層、Linux核心層，框圖如圖4所示。

圖4 ARM平臺(tái)軟件運(yùn)行機(jī)理

雷達(dá)顯控終端軟件是應(yīng)用層軟件，處于系統(tǒng)的上層；應(yīng)用軟件之下是嵌入式GUI（Qt/Elllbedded）和C/C++函數(shù)庫(kù)，顯控終端軟件和Qt/Embedded、C/C++函數(shù)庫(kù)共同構(gòu)成系統(tǒng)的應(yīng)用層，主要負(fù)責(zé)雷達(dá)目標(biāo)數(shù)據(jù)的處理，通過(guò)計(jì)算得到目標(biāo)數(shù)目、距離、速度等多方位信息，并將雷達(dá)目標(biāo)和信息以直觀方式顯示，同時(shí)通過(guò)人機(jī)界面實(shí)現(xiàn)對(duì)雷達(dá)的實(shí)時(shí)控制，功能模塊大體分為：人機(jī)界面模塊、數(shù)據(jù)處理模塊和其他信息，模塊劃分如圖5所示。

圖5 應(yīng)用層功能模塊劃分

3 小結(jié)

船用導(dǎo)航雷達(dá)終端的一體化設(shè)計(jì)，提高了導(dǎo)航雷達(dá)的信號(hào)處理能力，大容量FPGA的使用，可以實(shí)現(xiàn)更多的信號(hào)處理功能，ARM處理模塊的使用，用低成本的方式實(shí)現(xiàn)自動(dòng)雷達(dá)標(biāo)繪處理功能。整個(gè)船用導(dǎo)航雷達(dá)的信號(hào)處理裝置用一塊單板實(shí)現(xiàn)，在增強(qiáng)雷達(dá)系統(tǒng)性能的同時(shí)，有效地降低了成本，提高了集成度和可靠性。達(dá)到在低成本平臺(tái)上實(shí)現(xiàn)雷達(dá)的高性能處理、該導(dǎo)航雷達(dá)信號(hào)處理裝置具有信號(hào)處理靈活化、功能豐富化、操作多樣化、人機(jī)界面友好化，系統(tǒng)擴(kuò)展能力強(qiáng)等特點(diǎn)。

［1］陸迪.基于Camera接口的船用導(dǎo)航雷達(dá)顯示設(shè)計(jì)[J].電子科技,2012（9）：97－99.

［2］蔣海燕，孫海善.導(dǎo)航雷達(dá)視頻及方位信號(hào)提取電路設(shè)計(jì)[J].指揮控制與仿真，2010（12）：116－120.

［3］馬烈.小型船用導(dǎo)航雷達(dá)設(shè)計(jì)[J].現(xiàn)代導(dǎo)航,2013（4）：125－128.

［4］靖朋，王和明，等.基于FPGA和ARM的船舶防撞系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2013（4）：32－38.

［5］羅威，姚放吾，等.基于ARM的船用導(dǎo)航雷達(dá)α-β-γ跟蹤設(shè)計(jì)方法[J].上海海事大學(xué)學(xué)報(bào),2008（3）：32－36.