【摘要】提出了一種用于溫度傳感器的高電源抑制比（PSRR）、低溫度系數(shù)、低功耗的CMOS帶隙基準(zhǔn)電壓源。在傳統(tǒng)CMOS帶隙基準(zhǔn)電壓電路的基礎(chǔ)上，增加了優(yōu)化的電源抑制比增強(qiáng)電路，在帶隙基準(zhǔn)反饋環(huán)路中引入電源噪聲，使上面電流鏡的柵源電壓保持恒定值，從而提高電源抑制比。采用自偏置共源共柵電流鏡，來(lái)實(shí)現(xiàn)匹配更好的與絕對(duì)溫度成正比（PTAT）電流鏡像。采用華虹宏力0.13um FS13QPR CMOS工藝實(shí)現(xiàn)，使用HSPICE仿真。仿真結(jié)果表明電路輸出基準(zhǔn)電壓為1.2V，電源抑制比在1K Hz時(shí)達(dá)到90dB，在-40～100℃的溫度范圍內(nèi)溫度系數(shù)是10ppm/℃，在1.8～3.6V工作電壓范圍內(nèi)的線調(diào)整率為0.5mV/V，工作電流43uA。

【關(guān)鍵詞】帶隙基準(zhǔn)電壓;電源抑制比;自偏置共源共柵電流鏡;溫度傳感器

引言

帶隙基準(zhǔn)電壓源（Bandgap Voltage Reference）具有與溫度、電源電壓和工藝變化幾乎無(wú)關(guān)的突出優(yōu)點(diǎn)，能夠提供穩(wěn)定的參考電壓或參考電流，被廣泛應(yīng)用與集成溫度傳感器、比較器、A/D和D/A轉(zhuǎn)換器、存儲(chǔ)器以及其他模數(shù)混合系統(tǒng)集成芯片中，并且高性能基準(zhǔn)電壓源直接影響著電路的性能。研究用CMOS工藝實(shí)現(xiàn)的可集成于片上系統(tǒng)（SOC）的高精度帶隙基準(zhǔn)源顯得尤為重要[1]。對(duì)于高精度的溫度傳感器，從電源注入到帶隙基準(zhǔn)輸出的噪聲是各種噪聲中最重要的噪聲，會(huì)嚴(yán)重影響參考電壓和溫度傳感器的與絕對(duì)溫度成正比（PTAT）電壓。因此，設(shè)計(jì)高電源抑制比（PSRR）的帶隙基準(zhǔn)源滿足其要求顯得十分必要[2]。

本文先介紹了帶隙基準(zhǔn)源的基本原理，再基于等效小信號(hào)模型，對(duì)帶隙基準(zhǔn)源的電源抑制比做了詳細(xì)的分析，進(jìn)而提出了一個(gè)具有高電源抑制比、低溫度系數(shù)、低功耗可用于溫度傳感器的帶隙基準(zhǔn)電壓源。

1.帶隙基準(zhǔn)源電源抑制比分析

利用與CMOS兼容工藝的縱向PNP晶體管和采用放大器負(fù)反饋實(shí)現(xiàn)的傳統(tǒng)CMOS帶隙基準(zhǔn)電壓如圖1所示。

由于放大器的高增益和負(fù)反饋環(huán)路，使得放大器的兩個(gè)輸入端虛短，因此可以得到輸出電壓VBG為：

（1）

k為波爾茲曼常數(shù)，q為電子電量，T為絕對(duì)溫度。

通過(guò)選擇合適的比例，可以使VEB1和kT/q的溫度系數(shù)相抵消，從而使VBG在理論上成為溫度系數(shù)為0的基準(zhǔn)電壓。

圖1 傳統(tǒng)CMOS帶隙基準(zhǔn)電壓

傳統(tǒng)CMOS帶隙基準(zhǔn)電壓的小信號(hào)等效模型如圖2所示，進(jìn)行電源抑制比分析。

圖2 傳統(tǒng)CMOS帶隙基準(zhǔn)電壓的小信號(hào)模型

為了更深刻理解電源抑制比的性能，忽略上面電流鏡溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)MOS晶體管M1，2的輸出阻抗的影響。通過(guò)小信號(hào)模型，我們可以得到以下方程：

（2）

（3）

（4）

（5）

（6）

其中，A=vg/vdiff=Gmdrout，Add=vg/vdd=Gmddrout，分別是放大器的增益和電源抑制比。gm1，2是MOS管M1，2的跨導(dǎo)，rQ1和rQ2分別是雙極型晶體管Q1和Q2的 導(dǎo)通電阻。

將公式（3）、（4）代入（2）可以求出vg，再將vg和公式（5）、（6）代入公式（4），便可以導(dǎo)出帶隙基準(zhǔn)電壓的電源抑制比：

（7）

從公式（7），我們注意到帶隙基準(zhǔn)電壓的電源抑制比主要由放大器的增益和電源抑制比決定。增大放大器的增益可以提高帶隙基準(zhǔn)電壓的電源抑制比，但也會(huì)引起穩(wěn)定性的問(wèn)題。放大器的增益會(huì)隨操作頻率的增高而降低，同樣放大器的電源抑制比也會(huì)在高頻率時(shí)降低。因此，為了增大帶寬和高電源抑制能力，就必須要增大放大器的增益帶寬積（GBW）。從公式（7）我們還注意到，如果放大器的電源抑制比是1（0dB），第一項(xiàng)就是無(wú)窮大，這樣帶隙基準(zhǔn)電壓就有非常高的電源抑制能力。也就是說(shuō)，如果放大器的輸出vg跟隨電源電壓的波動(dòng)，那么MOS管M1，2的柵源電壓就能保持恒定值，M1，2的漏極電流就能保持恒定值，這個(gè)帶隙基準(zhǔn)電壓就能有高的電源抑制能力。這是因?yàn)闇系勒{(diào)制效應(yīng)在基于電流鏡的CMOS帶隙基準(zhǔn)電壓源是普遍存在的，把M1，2設(shè)計(jì)成有大的柵長(zhǎng)，從而使溝道長(zhǎng)度調(diào)制效應(yīng)的影響可以忽略?？傊瑅g能夠跟隨電源電壓波動(dòng)是我們所希望的。

2.高電源抑制比的帶隙基準(zhǔn)電壓

用于溫度傳感器的高電源抑制比、低溫度系數(shù)、低功耗的CMOS帶隙基準(zhǔn)電壓源的電路實(shí)現(xiàn)如圖3所示。這個(gè)帶隙基準(zhǔn)電壓包括四個(gè)主要模塊：帶隙基準(zhǔn)核心電路、PSRR增強(qiáng)電路、啟動(dòng)電路和PTAT電壓產(chǎn)生電路。

2.1 帶隙基準(zhǔn)核心電路

帶隙基準(zhǔn)核心電路包括：Q1、Q2、R1、RPTAT、M1～M4和放大器。Q1和Q2是寄生的垂直PNP雙極型晶體管，Q2的發(fā)射極面積是Q1的8倍。M1～M4是共源共柵電流鏡。高增益放大器和反饋環(huán)路使節(jié)點(diǎn)Va和Vb有相同的電勢(shì)。

圖3 高電源抑制比CMOS帶隙基準(zhǔn)電壓

雙極型晶體管Q1和Q2有不相同的尺寸但是有相同的發(fā)射極電流，它們操作在不同的電流密度下，這樣就由Q1、Q2和RPTAT形成一個(gè)與絕對(duì)溫度成正比的電壓環(huán)路。流過(guò)RPTAT的PTAT電流IRPTAT為：

（8）

這個(gè)電流流過(guò)R1，得到帶隙基準(zhǔn)電壓VBG為：

（9）

從公式（7）可知，減小第二項(xiàng)中的分母值可以提高電源抑制比，選擇在Q1支路出帶隙基準(zhǔn)電壓可以得到如下公式：

（10）

R1是可修調(diào)（trimming）電阻，用于調(diào)整由于工藝偏差對(duì)帶隙基準(zhǔn)電壓的變化。

一階溫度補(bǔ)償可以通過(guò)選擇合適的R1/RPTAT，來(lái)使得：

（11）

電阻R1和RPTAT用RPPOLYU3，在公式（11）中的電阻比例跟溫度無(wú)關(guān)。合適的尺寸和好的版圖匹配，使電阻的溫度系數(shù)和絕對(duì)值盡量小地影響輸出帶隙基準(zhǔn)電壓的溫度系數(shù)。

2.2 高增益放大器

為了使帶隙基準(zhǔn)源Va和Vb兩點(diǎn)盡可能在同一個(gè)電勢(shì)，要求放大器工作在深度負(fù)反饋，并且需要放大器有盡可能大的開環(huán)增益。同時(shí)由于高增益的放大器有助于提升整體電路的電源抑制比。采用的折疊共源共柵放大器如圖4所示[3]。

用PMOS管作為輸入管在獲得良好的直流增益的同時(shí)還具有比NMOS管更好的1/f噪聲特性，并能提高正電源抑制比。偏置電路采用自偏置共源共柵電流鏡[5]，具有高的電壓擺幅，少的電流支路，因此具有低功率消耗。自偏置共源共柵電流鏡中電阻上的壓降要大于共源共柵管的Vdsat與兩個(gè)MOS管閾值電壓差的和，為共源共柵管提高偏置電壓，這樣就保證了電流鏡器件操作在靠近飽和區(qū)邊緣，低電壓操作是也有高輸出阻抗。還加入了低功耗控制信號(hào)PD，在不需要使用時(shí)節(jié)省功耗。圖3中的電容C1是放大器的負(fù)載頻率補(bǔ)償電容。

圖4 CMOS帶隙基準(zhǔn)電壓的版圖設(shè)計(jì)

2.3 電源抑制增強(qiáng)機(jī)制

帶隙基準(zhǔn)電壓的電源抑制比的提高主要是通過(guò)增強(qiáng)電源抑制比電路模塊實(shí)，增強(qiáng)電路包括M5、M6、M9和R2[4]。電源抑制增強(qiáng)電路不僅增加了環(huán)路增益，同時(shí)還有效地把電源噪聲引入到PTAT環(huán)路中，從而保證了M1與 M3的柵源電壓基本恒定，使其不會(huì)隨電源電壓上的噪聲而放生大的改變，進(jìn)而實(shí)現(xiàn)提高帶隙基準(zhǔn)電源抑制比的目的。

POMS差分輸入的折疊共源共柵放大器電路能夠表現(xiàn)出很好的電源抑制性能，由電源波動(dòng)導(dǎo)致的放大器輸出的波動(dòng)可以忽略不計(jì)，因此Vg電壓點(diǎn)處的電源抑制性能好壞，主要取決于增強(qiáng)電源抑制比電路模塊中的PMOS電流鏡。這里電流鏡也采用自偏置共源共柵電流鏡，分析可知，二極管連接的M5、M6有非常低的阻抗約為1/gm5，這里gm5是M5的跨導(dǎo)。因此，在Vg電壓點(diǎn)處的電源抑制比可以用公式表示為：

（12）

公式（12）說(shuō)明了來(lái)自正電源電壓的信號(hào)波動(dòng)通過(guò)M5、M6、M9和R2組成的電路，幾乎沒有衰減地完全反饋給了Vg，Vg隨電源電壓波動(dòng)發(fā)生同相變化，因此M1和M3的柵源電壓幾乎不會(huì)隨著電源波動(dòng)發(fā)生改變，從而實(shí)現(xiàn)了提高帶隙基準(zhǔn)電源抑制性能。

2.4 啟動(dòng)電路

正常情況下，帶隙基準(zhǔn)電路會(huì)有兩個(gè)或多個(gè)穩(wěn)定狀態(tài)，在上電過(guò)程中，如果沒有啟動(dòng)電路的話，電路有可能不能進(jìn)入正常工作狀態(tài)，為了使電路能夠工作在正常狀態(tài)，需要添加啟動(dòng)電路，當(dāng)主體電路開啟后，啟動(dòng)電路應(yīng)被關(guān)閉。圖3中的M10～M16組成啟動(dòng)電路和低功耗控制電路。

2.5 PTAT電壓產(chǎn)生電路

溫度傳感器需要一個(gè)跟溫度無(wú)關(guān)的參考電壓和一個(gè)跟絕對(duì)溫度成正比的PTAT電壓。圖3中的帶隙基準(zhǔn)能產(chǎn)生這兩種信號(hào)。PTAT電流流過(guò)電阻就能得到PTAT電壓：

（13）

電阻R3同樣使用RPPOLYU3，在公式（13）中的電阻比例跟溫度無(wú)關(guān)，VPTAT是跟絕對(duì)溫度成正比的PTAT電壓。

3.電路仿真結(jié)果

采用華虹宏力0.13um FS13QPR CMOS工藝實(shí)現(xiàn)，使用HSPICE仿真。在典型工藝模型3.3V工作電壓下，27℃時(shí)的輸出電壓為1.2018V，PSRR 91.5dB，工作電流43uA。

圖5 帶隙基準(zhǔn)電壓的電源抑制比

帶隙基準(zhǔn)電壓電路在9種不同corner（電壓1.8～3.6V，溫度-40～100℃）下，輸出基準(zhǔn)電壓的電源抑制比如圖5所示。9種corner在1K Hz時(shí)PSRR都達(dá)到80dB以上。

圖6 帶隙基準(zhǔn)電壓隨溫度的變化

帶隙基準(zhǔn)電壓電路在5種不同corner（電壓1.8～3.6V）下，輸出帶隙基準(zhǔn)電壓隨溫度的變化如圖6所示，電壓變化都下于3mV。帶隙基準(zhǔn)電壓的溫度系數(shù)都小于20ppm/℃。

帶隙基準(zhǔn)電壓電路在5種不同corner（溫度-40～100℃）下，輸出帶隙基準(zhǔn)電壓隨電源電壓的變化如圖7所示，電壓變化小于1mV，所有corner都小于0.7mV/V。

圖7 帶隙基準(zhǔn)電壓隨電源電壓的變化

4.版圖設(shè)計(jì)

模擬電路的版圖設(shè)計(jì)對(duì)電路性能的影響很大，設(shè)計(jì)中要特別注意器件的匹配以及布局布線的合理性。采用華虹宏力0.13um FS13QPR 4P5M CMOS工藝，版圖面積為0.06mm2，如圖8所示。

圖8 CMOS帶隙基準(zhǔn)電壓的版圖設(shè)計(jì)

4.1 雙極型晶體管

電路中Q1與Q2的面積比為1：8，采用3 X 3的陣列，Q1在中央，Q2則圍繞在Q1周圍，在最外面放一圈Dummy晶體管，以增加匹配性[6]。

4.2 放大器輸入對(duì)管

放大器的輸入失調(diào)電壓會(huì)增大基準(zhǔn)電壓的溫度系數(shù)，影響基準(zhǔn)電壓源的性能，影響溫度傳感器的精度。為了減小放大器失調(diào)的影響，放大器輸入對(duì)管采用了大尺寸的器件，用中心對(duì)稱的布局方法，并在輸入對(duì)管周圍增加了Dummy管，增加匹配性。

4.3 電阻

在電路制造過(guò)程中，電阻阻值誤差很大，很難得到精確的電阻，但可以盡可能地減小電阻比值的誤差。圖4中R1與RPTAT阻值的比值誤差對(duì)溫度補(bǔ)償特性有很大影響，在繪制版圖時(shí)，采用寬度較大的單元電阻結(jié)構(gòu)，R1、RPTAT和R3并排放在一起，同時(shí)在電阻周圍加上了Dummy電阻，以減少環(huán)境的影響，增強(qiáng)電阻匹配性。

4.4 電流鏡

PTAT電流的鏡像誤差會(huì)顯著影響基準(zhǔn)電壓源的性能和溫度傳感器的精度。共源共柵電流鏡中的共源MOS采用大尺寸器件，并和放大器中的共源共柵電流鏡放在一起用中心對(duì)稱的布局方法，并在輸入對(duì)管周圍增加了Dummy管，增加匹配性。

5.結(jié)論

提出了一種用于溫度傳感器的高電源抑制比（PSRR）、低溫度系數(shù)、低功耗的CMOS帶隙基準(zhǔn)電壓源。在傳統(tǒng)CMOS帶隙基準(zhǔn)電壓電路的基礎(chǔ)上，增加了優(yōu)化的電源抑制比增強(qiáng)電路采用自偏置共源共柵電流鏡，來(lái)實(shí)現(xiàn)匹配更好的與PTAT電流鏡像。采用華虹宏力0.13um FS13QPR CMOS工藝實(shí)現(xiàn)，使用HSPICE仿真。仿真結(jié)果表明電路輸出基準(zhǔn)電壓為1.2V，電源抑制比在1K Hz時(shí)達(dá)到90dB，在-40～100℃的溫度范圍內(nèi)溫度系數(shù)是10ppm/℃，在1.8～3.6V工作電壓范圍內(nèi)的線調(diào)整率為0.5mV/V，工作電流為43uA。

參考文獻(xiàn)

[1]Junru Liu，Pingjuan Niu，Tiecheng Gao.A second-order temperature compensated Bandgap Reference for Analog-to-Digital Converter[C].International Conference On Computer Design And Appliations（ICCDA），2010：354-356.

[2]K.Tham and K.Nagaraj.A low supply voltage high PSRR voltage reference in CMOS process[J].IEEE Journal of Solid-State Circuits（JSSC），1995，30（5）：586-590.

[3]David B.Bibner，Miles A.Copeland.Design Techniques for Cascoded CMOS Op Amps with Improved PSRR and Common-Mode Input Range[J].IEEE Journal of Solid-State Circuits（JSSC），1984，6（12）： 919-925.

[4]S.K.Hoon，1.Chen，F(xiàn).Maloberti.An Improved Bandgap Reference with High Power Supply Rejection[J].IEEE Int.Symposium on Circuits and Systems，Scottsdale，2002，5（5）：833-837.

[5]Todd L.Brooks，Alan L.Westwick.A Low-Power Differential CMOS Bandgap Reference[C].IEEE International Solid-State Circuits Conference（ISSCC），1994：248-249.

[6]Alan Hastings.The Art of Analog Layout.

作者簡(jiǎn)介：張斌（1978—），男，河北保定人，碩士，模擬IP高級(jí)工程師，研究方向：模擬集成電路設(shè)計(jì)。