【摘要】本論文主要研究撓性電路板（FPC）特征阻抗的控制，從軟件的分析，電路板的設(shè)計(jì)，制造過(guò)程關(guān)鍵工藝的控制來(lái)研究阻抗板的特征阻抗，通過(guò)時(shí)域反射儀（TDR）的測(cè)試，得出，電路板線寬的精密控制是阻抗精度控制的關(guān)鍵因素之一，同時(shí)通過(guò)實(shí)驗(yàn)也可以看出屏蔽膜的覆蓋為信號(hào)的完整性提供有利的保障。

【關(guān)鍵詞】撓性電路板;特征阻抗;屏蔽膜

一、前言

IT行業(yè)發(fā)展日新月異，電子產(chǎn)品快速輕薄短小化，印制電路板也面臨著高精度、高密度、細(xì)線化的挑戰(zhàn)。剛性線路板（PCB）的生產(chǎn)技術(shù)已經(jīng)非常的成熟，但撓性板（FPC）仍處于起步階段，除了在PCB技術(shù)比較先進(jìn)的美國(guó)、日本、韓國(guó)等國(guó)已經(jīng)進(jìn)行投產(chǎn)外，很多國(guó)家對(duì)該技術(shù)還比較陌生，我國(guó)的FPC技術(shù)還處于照抄照搬階段，自主研發(fā)的能力不強(qiáng)。FPC被廣泛的應(yīng)用于IC封裝，計(jì)算機(jī)及其周邊設(shè)備，消費(fèi)類電子產(chǎn)品、航空航天、軍事等各個(gè)領(lǐng)域。

隨著FPC的技術(shù)發(fā)展，特別是在3G通訊及計(jì)算機(jī)技術(shù)的持續(xù)推動(dòng)下，電路訊號(hào)傳輸向高頻（射頻）類、高速（邏輯）類發(fā)展的需求量猛增，整個(gè)系統(tǒng)的信號(hào)傳輸完整、可靠、精確、無(wú)干擾、低噪音的保證性要求提高，這就要求電路性能必須能夠使信號(hào)在傳輸過(guò)程中不發(fā)生反射現(xiàn)象、信號(hào)保持完整、降低傳輸損耗、阻抗良好匹配。且當(dāng)訊號(hào)線長(zhǎng)度越長(zhǎng)，訊號(hào)線傳輸?shù)男盘?hào)頻率越高，驅(qū)動(dòng)端、訊號(hào)線與接收端的阻抗匹配需求和信號(hào)完整性（SI）要求就越強(qiáng)烈，而特性阻抗是解決信號(hào)完整性問題的核心所在。

特性阻抗的直接影響因素有：板材的介電常數(shù)（Er）、訊號(hào)線線寬（W）、訊號(hào)線間距（S）、訊號(hào)線線厚（T）、介質(zhì)厚度（H）、阻焊層厚度（H1）等，各種影響因素的貢獻(xiàn)度并不是一成不變的，過(guò)程控制建議針對(duì)不同的特性阻抗板抓住重點(diǎn)控制因子。所以，通過(guò)控制電路板的制造工藝來(lái)控制線路的W、T、H及使用不同的PCB基材，就能有效控制電路板的特性阻抗，為信號(hào)的完整性提供有利的保障。

圖1 阻抗設(shè)計(jì)軟件仿真設(shè)計(jì)線寬

圖2 阻抗設(shè)計(jì)頻率特性曲線

二、高精度特性阻抗板的工程設(shè)計(jì)

特性阻抗理論設(shè)計(jì)主要有三種途徑：通過(guò)理論公式計(jì)算、通過(guò)模擬仿真評(píng)估、通過(guò)專業(yè)軟件分析;第一種方式控制精度不高;第二種方法速度慢，但在特殊情形下很有效;第三種方法運(yùn)作速度快且分析精度高。

但眾所周知，其實(shí)在任何多層PCB疊層結(jié)構(gòu)中，訊號(hào)線周圍的電介質(zhì)在一定程度上來(lái)講均是各向異性的，通常玻纖的相對(duì)介電常數(shù)（Er）在6.0左右、樹脂的Er在3.1左右，各類core及PP的Er在4.2左右，本次研究要求特征阻抗值為50W±10%，本次設(shè)計(jì)選用行業(yè)中制造阻抗板12/25/12軟板制作，再通過(guò)Polar-Si9000來(lái)模擬得出所需要的線寬，如圖1，線寬設(shè)計(jì)為52mm。同時(shí)由軟件仿真圖2所示，本次設(shè)計(jì)的特征阻抗當(dāng)頻率超過(guò)1GB時(shí)隨著頻率的增加而衰減明顯。

三、基板精細(xì)線路制作關(guān)鍵工藝研究

圖形轉(zhuǎn)移工藝是將所需要的電路圖形制成掩膜（或照相底版），然后通過(guò)曝光將掩膜上的電路圖形轉(zhuǎn)移到涂覆有感光抗蝕層的覆銅板上，最后通過(guò)顯影工藝制成所需要的電路圖形。圖形轉(zhuǎn)移工藝的具體工藝流程如下：

光致抗蝕劑的選擇→涂覆抗蝕層→曝光→顯影

本次實(shí)驗(yàn)技術(shù)資料采用市場(chǎng)上的聯(lián)茂電路板樣品，最小線路寬度達(dá)到45μm，單件CAD圖形如圖3所示，中間單獨(dú)線為阻抗線。

圖3 本次實(shí)驗(yàn)線路板樣圖

圖4 蝕刻過(guò)程中出現(xiàn)的三種線路形貌

影響精細(xì)線路線寬制作的主要工藝參數(shù)有：曝光級(jí)數(shù)、顯影速度、蝕刻速度及蝕刻噴淋壓力等，因此選擇這四個(gè)參數(shù)作為正交試驗(yàn)的四個(gè)因素，每個(gè)因素選取三個(gè)水平。根據(jù)干膜分辨率和結(jié)合力性能研究，得到曝光級(jí)數(shù)的范圍;根據(jù)生產(chǎn)經(jīng)驗(yàn)和初步測(cè)定，得到其他因素的工藝參數(shù)范圍;最后得出最佳工藝參數(shù)組合如表1所示。蝕刻時(shí)線路有三種形貌，最開始會(huì)出現(xiàn)蝕刻不足，繼而是正常蝕刻，最后就會(huì)造成過(guò)度蝕刻，這三種線路形貌如圖4所示。通過(guò)最佳工藝參數(shù)得出的6個(gè)樣品的線寬如表2所示。

圖5 沒有覆蓋膜時(shí)阻抗測(cè)試結(jié)果波形圖

圖6 有覆蓋膜時(shí)阻抗測(cè)試結(jié)果波形圖

四、高精度特性阻抗的測(cè)試結(jié)果

目前，測(cè)試印制電路板特性阻抗最常用的儀器是TDR（時(shí)域反射計(jì)）。TDR使用階躍信號(hào)發(fā)生儀和示波器，在被測(cè)的傳輸線上發(fā)送一個(gè)快速的上升沿，在特定的點(diǎn)上用示波器觀察反射電壓波形。TDR允許測(cè)量阻抗隨線路的長(zhǎng)度而改變，用一個(gè)上升時(shí)間很快的脈沖來(lái)模擬高速邏輯功能方面的測(cè)試。利用阻抗不連續(xù)產(chǎn)生的反射的電壓來(lái)表示出阻抗的變化，并利用反射電壓來(lái)計(jì)算出整個(gè)線路上面的特性阻抗。當(dāng)傳輸線上存在寄生電容、電感（如過(guò)孔、線寬變化、近距離鋪銅等）時(shí)，在TDR曲線上可以反映出寄生參數(shù)引起的阻抗不連續(xù)（阻抗值降低、升高），為提高特性阻抗測(cè)試精度，必須減少TDR測(cè)試誤差源。而TDR儀器的階越脈沖上升時(shí)間是影響其分辨率的最關(guān)鍵因素。TDR的上升沿時(shí)間越短，其分辨率就越高。

本次研究采用泰克阻抗測(cè)試儀Tektronix DSA8200，測(cè)試的數(shù)值結(jié)果如表3，從表3可以看出，很好地控制好線寬能得到比較理想的特征阻抗，線寬精確控制，特征抯抗的誤差能控制在±10%范圍內(nèi)，同時(shí)由表3可以看出，覆蓋膜的增加，相當(dāng)于并連一個(gè)電容，使整個(gè)阻抗板的電磁干擾減少，同時(shí)可以使特征阻抗值降低，由TDR測(cè)試設(shè)備的波形圖可以看出沒有覆蓋膜的板有一些缺陷、干擾因素，導(dǎo)致的阻抗測(cè)試曲線不連續(xù)性隨之明顯增大，通過(guò)覆蓋膜能補(bǔ)償部分缺陷或干擾影響，使阻抗測(cè)試連續(xù)性更好。

表3 特征阻抗的測(cè)試結(jié)果

特征阻抗值（W）

線寬（mm） 二、蝕刻（3.2m/s） 三、覆蓋膜（10mpa，150s）

1 0.049 54.1 49.8

0.053

2 0.046 52.8 49.7

0.058

3 0.045 53.4 49.8

0.046

4 0.044 56.2 50.1

0.053

5 0.051 55.1 49.9

0.053

6 0.058 53.1 49.8

0.059

五、結(jié)論

特性阻抗的直接影響因素有：板材的介電常數(shù)（Er）、訊號(hào)線線寬（W）、訊號(hào)線間距（S）、訊號(hào)線線厚（T）、介質(zhì)厚度（H）、阻焊層厚度（H1）等，各種影響因素的貢獻(xiàn)度并不是一成不變的，過(guò)程控制建議針對(duì)不同的特性阻抗板抓住重點(diǎn)控制因子。在其它條件不變時(shí)，精確控制電路板的制造工藝來(lái)控制線路的W，就能有效控制電路板的特性阻抗，同時(shí)屏蔽膜的覆蓋為信號(hào)的完整性提供有利的保障。

參考文獻(xiàn)

[1]何波，崔浩，何為，等.COF（Chip on Film）30μm/30μm 精細(xì)線路的研制.印制電路信息，2008，（3）：29-31。

[2]劉尊奇，張勝濤.COF 精細(xì)線路的制作與相關(guān)技術(shù).印制電路資訊，2009，（3）：85-91.

[3]周蕓，柯敏毅.高速PCB板設(shè)計(jì)研究[J].通信電源技術(shù)，2008，2：23-26.

[4]秦庚，鄔寧彪，李小明.印制電路板特性阻抗的測(cè)試技術(shù)[J].印制電路信息， 2004，11：55-57.

[5]Peter C.Salmon. Chip on flex with 5-micron features. Conference on Micromachining and microfabrication process technology VIII， 2003，295-306.