涂 驍，周云飛，周柔剛，梁 濤

（華中科技大學(xué) 機(jī)械科學(xué)與工程學(xué)院，湖北 武漢430074）

0 引 言

在100nm 的步進(jìn)掃描光刻機(jī)中，要求硅片臺(tái)和掩膜臺(tái)的定位精度小于10nm，對(duì)于粗動(dòng)臺(tái)而言其精度也要達(dá)到μm 級(jí)別［1，2］。目前，工作臺(tái)的位置和速度信息的獲取主要由高精度的增量式光柵尺來(lái)測(cè)量。而工作臺(tái)高精度位置速度信息的獲取僅靠光柵尺本身的物理測(cè)量還遠(yuǎn)遠(yuǎn)不夠，更需要建立一套高速實(shí)時(shí)有效的增量式光柵尺信號(hào)采集系統(tǒng)，以實(shí)現(xiàn)數(shù)據(jù)的準(zhǔn)確采集和快速上傳。

針對(duì)上述要求，本文設(shè)計(jì)了一種基于FPGA （現(xiàn)場(chǎng)可編程門(mén)陣列），能實(shí)現(xiàn)增量式光柵信號(hào)高速實(shí)時(shí)采集的系統(tǒng)。以RS485為接口，建立增量式光柵尺信號(hào)的高速采集通道，利用FPGA 實(shí)現(xiàn)光柵信號(hào)的處理邏輯和光纖數(shù)據(jù)傳輸?shù)目刂七壿?，并以雙模光纖作為傳輸媒介，將數(shù)據(jù)高速上發(fā)給上位機(jī)控制系統(tǒng)。

本系統(tǒng)傳輸速率高、距離長(zhǎng)、抗干擾能力強(qiáng)，且具有良好的拓展性。

1 系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)

增量式光柵尺數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)如圖1所示。該結(jié)構(gòu)涵蓋了從光柵尺信號(hào)輸入端到輸出端的系統(tǒng)的整體構(gòu)架。包括DB9接口、RS485收發(fā)器、FPGA 內(nèi)部的增量式鑒相解析模塊、光纖接口模塊、光纖控制內(nèi)核模塊。其主要功能說(shuō)明如下：

（1）DB 9接口：該接口共9根引線，選取該接口是為了和增量式光柵尺的輸出接口配套。

（2）RS485 收發(fā)器：本系統(tǒng)選取的RS485 收發(fā)器為SN75HVD10D。該芯片支持差分信號(hào)輸入輸出，實(shí)現(xiàn)差分與單端信號(hào)的相互轉(zhuǎn)化，具有較好的抗干擾能力。本系統(tǒng)是作為光柵信號(hào)的接收端，故只需通過(guò)FPGA 設(shè)置該芯片為接收模式。

（3）增量式鑒相解析模塊：該模塊由FPGA 實(shí)現(xiàn)，主要將接收的A、B 脈沖進(jìn)行鑒相比較，然后將比較的結(jié)果計(jì)數(shù)上傳。若A 脈沖超前B脈沖90度，則計(jì)數(shù)器加1，反之，則計(jì)數(shù)器減1［3］。計(jì)數(shù)器的值代表具有相位關(guān)系的AB脈沖的個(gè)數(shù)，表征光柵尺運(yùn)動(dòng)軸相對(duì)移動(dòng)位置。

（4）光纖接口模塊：該模塊主要實(shí)現(xiàn)數(shù)據(jù)的采集緩沖和存儲(chǔ)時(shí)序邏輯。

（5）光纖控制內(nèi)核模塊：該模塊是本系統(tǒng)最核心模塊，主要實(shí)現(xiàn)數(shù)據(jù)的發(fā)送與接收邏輯，光纖通信協(xié)議的控制邏輯，包括數(shù)據(jù)的成幀與解幀，8B10B 編碼與解碼等。負(fù)責(zé)與上位機(jī)的光纖通信控制。

圖1 增量式光柵數(shù)據(jù)采集卡結(jié)構(gòu)

2 增量式光柵信號(hào)采集原理

在機(jī)械結(jié)構(gòu)上，增量式光柵尺由動(dòng)尺和定尺2部分組成。動(dòng)尺在定尺上移動(dòng)的過(guò)程中產(chǎn)生脈沖序列：A 脈沖、B脈沖、Z脈沖［4］。3種脈沖包含了動(dòng)尺的運(yùn)動(dòng)位置、速度和方向信息。其中，A、B脈沖包含了動(dòng)尺相對(duì)于定尺的移動(dòng)距離和方向信息，Z 脈沖表征了動(dòng)尺在光柵尺中點(diǎn)和兩端點(diǎn)的信息［5］。

增量式光柵尺信號(hào)的輸出方式有TTL 輸出方式和EIA422A 輸出方式。其中，TTL 輸出方式易產(chǎn)生共模干擾，且傳輸距離較短；而EIA422A 輸出方式屬于差分傳輸方式，則抗干擾能力強(qiáng)，且傳輸距離相對(duì)較長(zhǎng)［6］。本系統(tǒng)采用EIA422A 方式傳輸。

對(duì)于每個(gè)時(shí)鐘周期，輸出A 脈沖與B脈沖的相位始終相差90°。當(dāng)A 脈沖相位超前B脈沖90°時(shí)，表示動(dòng)尺相對(duì)于定尺正向移動(dòng)；反之，若A 脈沖相位滯后B脈沖90°，則意味著動(dòng)尺相對(duì)于定尺反向移動(dòng)［7］，如圖2所示。由于光柵尺動(dòng)尺相對(duì)于定尺每移動(dòng)一個(gè)柵距，光柵尺就輸出一個(gè)A、B、Z脈沖。因此通過(guò)在一定時(shí)間內(nèi)，計(jì)算采樣的AB 脈沖數(shù)，就可以準(zhǔn)確換算出動(dòng)尺對(duì)定尺的相對(duì)位移。本系統(tǒng)本質(zhì)上就是實(shí)現(xiàn)對(duì)AB脈沖數(shù)的采集以及AB相位判斷。

圖2 A、B、R 脈沖相位

3 增量式光柵尺信號(hào)控制邏輯的FPGA實(shí)現(xiàn)

3.1 增量式鑒相解析模塊

該模塊是FPGA 控制邏輯中的信號(hào)處理端，主要實(shí)現(xiàn)脈沖的相位鑒定和脈沖計(jì)數(shù)。其結(jié)構(gòu)包含光柵尺信號(hào)緩沖器、濾波去抖模塊、鑒相比較模塊、32位可逆計(jì)數(shù)器和時(shí)延去抖模塊，如圖3所示。

（1）光柵尺信號(hào)緩沖器：由于傳輸線路阻抗不匹配或者焊接存在虛焊等，有可能使得A、B、Z 三路信號(hào)不穩(wěn)定，因此在接口端需要一個(gè)緩沖器，將數(shù)據(jù)鎖存延時(shí)，待穩(wěn)定之后再下發(fā)給下一模塊。本系統(tǒng)經(jīng)實(shí)驗(yàn)驗(yàn)證將數(shù)據(jù)鎖存2個(gè)節(jié)拍可滿足要求。

圖3 增量式鑒相解析模塊結(jié)構(gòu)

（2）濾波去抖模塊：由于采用的是DB9接口，不具有信號(hào)屏蔽功能，信號(hào)傳輸時(shí)可能會(huì)引入噪聲；同時(shí)光柵尺的動(dòng)尺在運(yùn)動(dòng)時(shí)因意外出現(xiàn)的抖動(dòng)也會(huì)反映在輸出信號(hào)中；另外，采集卡硬件設(shè)計(jì)的缺陷等都會(huì)引入噪聲，因此建立濾波去抖模塊很有必要。該模塊濾波去抖原理如下：本系統(tǒng)的采樣時(shí)鐘為125 M，當(dāng)信號(hào)在連續(xù)3個(gè)時(shí)鐘周期內(nèi)檢測(cè)的電平為高或者為低，則認(rèn)為該信號(hào)有效；反之，若該信號(hào)在連續(xù)的3時(shí)鐘周期內(nèi)檢測(cè)的電平出現(xiàn)高低跳變，則認(rèn)為該信號(hào)中存在毛刺，為無(wú)效。通過(guò)上述方法可以濾除一定頻率范圍噪聲，不能濾除全部噪聲，但實(shí)驗(yàn)證明對(duì)于本系統(tǒng)已經(jīng)足夠。

（3）鑒相比較模塊：該模塊主要實(shí)現(xiàn)A、B 脈沖的相位判定。在一個(gè)信號(hào)周期內(nèi)，AB脈沖的電平變化如圖4所示。當(dāng)A 脈沖超前B 90°時(shí)：A、B的電平變化為00→10→11→01；當(dāng)A 脈沖滯后B 90°時(shí)，A、B的電平變化為00→01→11→10，通過(guò)檢測(cè)AB的電平變化，可以判定A、B脈沖的相位［8，9］。本文采用的脈沖檢測(cè)法：即通過(guò)在A 或B脈沖邊沿時(shí)，檢測(cè)B或A 的電平狀態(tài)來(lái)判斷兩者的相位關(guān)系，如表1所示：其中A＿pos、A＿neg、A＿h(yuǎn)igh、A＿low、A＞B、A＜B、◎分別是A 脈沖上升沿、下降沿、高電平、低電平標(biāo)志位、A 超前B900、A 脈沖滯后B 脈沖900、該狀態(tài)有效 “1”；B同上。當(dāng)A＿pos＝1，B＿low＝1時(shí)，可以確定A 脈沖超前B 脈沖900，其它狀態(tài)按照表1依次類推，最后將A 超前B或B超前A 的各個(gè)狀態(tài)分別求或，即可判定AB的相位關(guān)系。

圖4 A、B脈沖相位比較

表1 A、B鑒相狀態(tài)圖

（4）32位可逆計(jì)數(shù)器：當(dāng)計(jì)數(shù)器收到A 超前B 脈沖90°的標(biāo)志信息時(shí)，則加1；反之，則減1。由于采用的是32位二進(jìn)制計(jì)數(shù)器，且時(shí)鐘為125 M，那么該計(jì)數(shù)器會(huì)出現(xiàn)多位同時(shí)翻轉(zhuǎn)的情況，這樣會(huì)產(chǎn)生干擾脈沖，出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)，使得計(jì)數(shù)數(shù)據(jù)出現(xiàn)不穩(wěn)定甚至錯(cuò)誤。對(duì)于該情況，一般可以采用格雷碼計(jì)數(shù)器，因?yàn)楦窭状a計(jì)數(shù)器不存在多位同時(shí)翻轉(zhuǎn)的情況，就不會(huì)引入噪聲，但是該計(jì)數(shù)器數(shù)據(jù)需要轉(zhuǎn)化成二進(jìn)制后才便于直觀的讀取，且增加了編寫(xiě)難度［10］。本系統(tǒng)利用D 觸發(fā)器的D 輸入端對(duì)毛刺信號(hào)不敏感的特點(diǎn)，在可逆計(jì)數(shù)器后面，用2級(jí)D 觸發(fā)器鎖存，待數(shù)據(jù)穩(wěn)定后，再上傳。該功能由時(shí)延去抖模塊完成。實(shí)驗(yàn)證明此方法可行有效。

3.2 光纖接口模塊

光纖接口模塊主要用于接收各類傳感器信號(hào)，按照一定的邏輯時(shí)序傳給光纖控制內(nèi)核，為數(shù)據(jù)存儲(chǔ)提供接口。該模塊包括32位數(shù)據(jù)接收端口、信號(hào)緩沖器、數(shù)據(jù)發(fā)送端口3部分，如圖5所示。其中當(dāng)32位數(shù)據(jù)接收端口接到來(lái)自光纖內(nèi)核的觸發(fā)信號(hào)時(shí)，就開(kāi)始進(jìn)行數(shù)據(jù)接收，傳給信號(hào)緩沖器，待數(shù)據(jù)穩(wěn)定之后，傳到數(shù)據(jù)發(fā)送端口，該端口將數(shù)據(jù)及地址和寫(xiě)使能信號(hào)按照DPRAM （雙口RAM）的存儲(chǔ)時(shí)序，發(fā)送至光纖控制內(nèi)核的發(fā)送DPRAM 存儲(chǔ)，當(dāng)數(shù)據(jù)存儲(chǔ)完畢后，數(shù)據(jù)發(fā)送端口會(huì)向光纖控制內(nèi)核中的發(fā)送控制器發(fā)送觸發(fā)啟動(dòng)信號(hào)，表示發(fā)送控制器可以啟動(dòng)數(shù)據(jù)讀取，開(kāi)始工作。

圖5 光纖接口模塊結(jié)構(gòu)

該光纖接口模塊可以將多種傳感器信號(hào)，按照一定的存儲(chǔ)時(shí)序下發(fā)給控制內(nèi)核中的DPRAM，具有良好的擴(kuò)展性。

3.3 光纖控制內(nèi)核模塊

3.3.1 數(shù)據(jù)幀格式定義光纖通信鏈路中數(shù)據(jù)按照一定的幀格式定義，目的是為了保證數(shù)據(jù)在傳輸?shù)倪^(guò)程中不出現(xiàn)失幀、丟幀錯(cuò)誤［11］。而繁雜的數(shù)據(jù)幀定義能夠提高數(shù)據(jù)的穩(wěn)定性，但是增加了FPGA 邏輯資源開(kāi)銷。為了減小FPGA 的開(kāi)銷且保證數(shù)據(jù)傳輸?shù)姆€(wěn)定性，本文簡(jiǎn)化了幀格式定義，如圖6所示。

圖6 數(shù)據(jù)幀格式定義

一個(gè)完整的數(shù)據(jù)幀包含開(kāi)始幀SOF、幀頭、幀頭檢驗(yàn)、實(shí)際數(shù)據(jù)、同步字符、數(shù)據(jù)和校驗(yàn)和結(jié)束幀EOF。其中，開(kāi)始幀SOF表示新的一幀的開(kāi)始。幀頭共4個(gè)字節(jié)：第一個(gè)存放當(dāng)前幀包含的數(shù)據(jù)個(gè)數(shù)，即幀長(zhǎng)；第二個(gè)存放當(dāng)前幀的起始地址，當(dāng)接收數(shù)據(jù)幀時(shí)，數(shù)據(jù)域中的長(zhǎng)字將逐字存放到目標(biāo)模塊中從該地址開(kāi)始的一系列連續(xù)的空間中；第三字節(jié)未使用；第四字節(jié)存放發(fā)送模塊對(duì)接收模塊的控制信息，當(dāng)控制信息中指定位被置1后，目標(biāo)模塊將被復(fù)位。和校驗(yàn)就是幀頭或數(shù)據(jù)中所有字節(jié)之和，是保證數(shù)據(jù)傳輸正確的重要方式。同步字符SYNC用于數(shù)據(jù)幀的填充，作為接收端字對(duì)齊的標(biāo)志，若接收端檢測(cè)到該字符在數(shù)據(jù)邊界，表明該幀中數(shù)據(jù)邊界對(duì)齊，反之，則通過(guò)重新調(diào)整恢復(fù)時(shí)鐘與字邊界的相位關(guān)系，來(lái)調(diào)整數(shù)據(jù)邊界，雖然當(dāng)前的數(shù)據(jù)被縮短或延長(zhǎng)，數(shù)據(jù)出現(xiàn)損壞，但同步字符之后的數(shù)據(jù)又重新對(duì)齊了字邊界。

3.3.2 光纖控制內(nèi)核結(jié)構(gòu)

光纖控制內(nèi)核模塊是整個(gè)系統(tǒng)中的核心模塊，主要實(shí)現(xiàn)數(shù)據(jù)的接收與發(fā)送控制邏輯，光纖通信協(xié)議解析，主要包含通信的物理層和傳輸層。其中物理層由光纖頭、串并轉(zhuǎn)換器和LED 指示燈組成，實(shí)現(xiàn)編碼數(shù)據(jù)的串并轉(zhuǎn)換、光電轉(zhuǎn)換、時(shí)鐘倍頻、時(shí)鐘提取、錯(cuò)誤顯示，為高速實(shí)時(shí)通信提供物理支持；傳輸層由FPGA 實(shí)現(xiàn)，包含時(shí)延模塊、8B10B編碼解碼模塊、物理鏈路檢測(cè)模塊、LED 驅(qū)動(dòng)模塊、發(fā)送接收控制模塊、發(fā)送端接收端DPRAM 和跨時(shí)鐘域同步模塊。各個(gè)模塊協(xié)調(diào)工作，完成數(shù)據(jù)的組幀與解幀，編碼與解碼，發(fā)送與接收。

光纖控制內(nèi)核結(jié)構(gòu)如圖7所示。

圖7 光纖控制內(nèi)核結(jié)構(gòu)

（1）串并轉(zhuǎn)換器 （SERDES）：本系統(tǒng)采用的SERDES為T(mén)LK1221芯片，最大支持1.3Gbps傳輸速率。發(fā)送端，SERDES用高速時(shí)鐘調(diào)質(zhì)編碼數(shù)據(jù)流，將接收的10bit的并行數(shù)據(jù)以PECL 差分信號(hào)串行輸出，為長(zhǎng)距離傳輸提供電平支持；接收端，SERDES主要從數(shù)據(jù)流中恢復(fù)出時(shí)鐘信號(hào)，并解調(diào)還原數(shù)據(jù)。

（2）8B10B 編碼解碼模塊：8B10B 編碼是一種將8bit元數(shù)據(jù)通過(guò)運(yùn)算編碼為10bit的算法，其特點(diǎn)為編碼后的數(shù)據(jù)沒(méi)有5個(gè)長(zhǎng)的連 “0”或連 “1”串，因?yàn)檫B “0”或連“1”串所含的數(shù)據(jù)信息量小，不利于驅(qū)動(dòng)參考時(shí)鐘與數(shù)據(jù)隨路時(shí)鐘對(duì)齊，會(huì)造成恢復(fù)時(shí)鐘的抖動(dòng)或漂移。8B10B 解碼的過(guò)程與編碼相反，主要將10bit數(shù)據(jù)恢復(fù)成8bit元數(shù)據(jù)。8B10B的編碼方式已經(jīng)標(biāo)準(zhǔn)化，這里不再詳述［12］。

（3）物理鏈路檢測(cè)模塊：該模塊實(shí)現(xiàn)對(duì)光纖線路通信狀態(tài)的實(shí)時(shí)監(jiān)測(cè)，其原理為：數(shù)據(jù)幀中會(huì)插入同步字符，當(dāng)光纖正常傳輸時(shí)，數(shù)據(jù)幀中相應(yīng)位置會(huì)有同步字符，該模塊通過(guò)在一定時(shí)間內(nèi)檢測(cè)到同步字符，來(lái)判斷光纖正常，并將正常標(biāo)志位傳給LED 驅(qū)動(dòng)器，以驅(qū)動(dòng)相應(yīng)LED 顯示；反之，若在一段時(shí)間未在指定地方檢測(cè)到同步字符，則判定光纖物理連接錯(cuò)誤，并報(bào)以LED 指示。

（4）發(fā)送邏輯控制器 （TX＿CTRL）：當(dāng)收到觸發(fā)啟動(dòng)信號(hào)后，TX＿CTRL開(kāi)始按照讀時(shí)序，從發(fā)送DPRAM 中讀取數(shù)據(jù)，然后按照定義的數(shù)據(jù)幀的格式，每8位為一組發(fā)送，當(dāng)發(fā)送結(jié)束幀EOF時(shí)表示一幀已經(jīng)發(fā)送完畢，返回到等待狀態(tài)，等待下一次的觸發(fā)。在數(shù)據(jù)幀中插入了同步字符SYNC，便于接收端的字對(duì)齊。另外，當(dāng)TX＿CTRL接收到來(lái)自接收控制器的反饋信息應(yīng)答幀ATC 時(shí)，表示接受端數(shù)據(jù)接收完畢，則TX＿CTRL 將該信息反饋至上位機(jī)。其躍遷狀態(tài)如圖8所示。

圖8 發(fā)送控制器狀態(tài)躍遷

（5）接收邏輯控制器RX＿CTRL：接收控制器在恢復(fù)時(shí)鐘的節(jié)拍下將串行的數(shù)據(jù)流經(jīng)過(guò)8B／10B譯碼接收，將校驗(yàn)正確的數(shù)據(jù)保存到接收DPRAM 中，同時(shí)產(chǎn)生應(yīng)答信號(hào)ATC，反饋給發(fā)送控制器，途中經(jīng)過(guò)跨時(shí)鐘域同步模塊，即經(jīng)過(guò)雙D 觸發(fā)器串聯(lián)緩沖，可減少亞穩(wěn)態(tài)。當(dāng)檢測(cè)到SOF字符表示一幀開(kāi)始，然后按照數(shù)據(jù)幀的格式每8位一組接收數(shù)據(jù)，數(shù)據(jù)正確，則存儲(chǔ)到DPRAM 中，當(dāng)檢測(cè)到EOF字符表示一幀結(jié)束，此時(shí)發(fā)出應(yīng)答幀ATC 表示該幀數(shù)據(jù)接收完畢，其躍遷狀態(tài)如圖9所示。

圖9 接收控制器狀態(tài)躍遷

4 光柵信號(hào)采集系統(tǒng)實(shí)驗(yàn)驗(yàn)證

本實(shí)驗(yàn)旨在驗(yàn)證該增量式光柵信號(hào)采集系統(tǒng)的可行性與可靠性。實(shí)驗(yàn)原理如下圖所示：增量式編碼器連續(xù)產(chǎn)生相位差為90°脈沖信號(hào)A、B，以此作為信號(hào)源，光柵信號(hào)采集卡連續(xù)采集該信號(hào)，并將計(jì)數(shù)數(shù)據(jù)通過(guò)光纖線以1.25 Gbps速率上傳到運(yùn)動(dòng)控制板卡中DSP的相應(yīng)的寄存器中，然后通過(guò)CCS開(kāi)發(fā)軟件實(shí)時(shí)觀測(cè)數(shù)據(jù)變化，如圖10所示。由于信號(hào)源按照一定頻率連續(xù)上傳，那么計(jì)數(shù)器的數(shù)值會(huì)等差遞增或者遞減，在code composer studio DSP開(kāi)發(fā)軟件中觀測(cè)的計(jì)數(shù)值相對(duì)于時(shí)間的函數(shù)則是一條遞增或遞減的直線，如圖11所示，經(jīng)過(guò)長(zhǎng)時(shí)間測(cè)試，直線穩(wěn)定，表明本采集系統(tǒng)可行可靠。

圖10 實(shí)驗(yàn)原理連接

圖11 實(shí)驗(yàn)結(jié)果

5 結(jié)束語(yǔ)

為了實(shí)現(xiàn)增量式光柵尺精確定位，設(shè)計(jì)了基于FPGA的光柵尺信號(hào)的高速采集系統(tǒng)，該系統(tǒng)具有如下特點(diǎn)：

（1）利用FPGA 實(shí)現(xiàn)增量式光柵脈沖信號(hào)的相位鑒別和4倍頻脈沖計(jì)數(shù)，125 M 的采樣時(shí)鐘滿足系統(tǒng)采樣速度要求；

（2）定義了光纖傳輸數(shù)據(jù)幀格式，增強(qiáng)了數(shù)據(jù)傳輸?shù)目煽啃院腿蒎e(cuò)性；

（3）設(shè)計(jì)了光纖控制內(nèi)核結(jié)構(gòu)，采用TLK1221芯片實(shí)現(xiàn)數(shù)據(jù)流的串并轉(zhuǎn)換和1.25G 的高速光纖傳輸；同時(shí)，發(fā)送接收控制模塊的設(shè)計(jì)，控制數(shù)據(jù)流流向，實(shí)現(xiàn)光柵數(shù)據(jù)采集卡與上位機(jī)控制卡的信號(hào)交互的邏輯控制。

該系統(tǒng)已在100nm 光刻機(jī)中得到應(yīng)用，且具有較好的擴(kuò)展性。

［1］CHENG Xin，ZHOU Yunfei.Design of parallel computing architecture for multi－axis ultra－precise synchronous motion control ［J］.China Mechanical Engineering，2011，22 （18）：2156－2161 （in Chinese）.［程鑫，周云飛.針對(duì)多軸精密同步運(yùn)動(dòng)控制的并行計(jì)算架構(gòu)設(shè)計(jì) ［J］.中國(guó)機(jī)械工程，2011，22（18）：2156－2161.］

［2］CHENG Xin，ZHOU Yunfei，HU Yongbing，et al.Synchronous measurement and control mechanism based on high－speed fiber channel link ［J］.China Mechanical Engineering，2011，22 （19）：2325－2330 （in Chinese）. ［程鑫，周云飛，胡永兵，等.基于高速光纖鏈路的同步測(cè)控機(jī)制 ［J］.中國(guó)機(jī)械工程，2011，22 （19）：2325－2330.］

［3］WEI Jie.Design and implementation of raster data acquisition card based on USB ［D］.Baoding：Hebei University，2008（in Chinese）.［魏杰.基于USB接口的光柵數(shù)據(jù)采集卡的設(shè)計(jì)與實(shí)現(xiàn) ［D］.保定：河北大學(xué)，2008.］

［4］YUAN Xiangrong，TIAN Xincheng.Application of grating encoder in CNC system for indexable inserts peripheral grinding［J］.Instrument Technique and Sensor，2013，43 （8）：18－20（in Chinese）.［袁向榮，田新誠(chéng).光柵編碼器在可轉(zhuǎn)位刀片周邊磨削數(shù)控系統(tǒng)中的應(yīng)用 ［J］.儀表技術(shù)與傳感器，2013，43（8）：18－20.］

［5］DU Yingcai，WANG Xijun，WANG Shujie.Auto－detection system of incremental encoder［J］.Journal of Electronic Measurement and Instrument，2012，44 （11）：993－996 （in Chinese）.［杜穎財(cái)，王希軍，王樹(shù)潔.增量式編碼器自動(dòng)檢測(cè)系統(tǒng) ［J］.電子測(cè)量與儀器學(xué)報(bào)，2012，44 （11）：993－996.］

［6］XIAN Hao，REN Aizhi.Incremental encoder data acquisition［J］.Journal of north China Institute of Technology，2008，12（2）：33－36 （in Chinese）.［鮮浩，任愛(ài)之.增量式編碼器數(shù)據(jù)采集 ［J］.華為工學(xué)院學(xué)報(bào)，2008，12 （2）：33－36.］

［7］LIN Yisong，TANG Zhaohong，QU Ruixiang.Design of incremental grating interface module in the numerical control equipment［J］.Tool Engineering，2006，40 （3）：126－127 （in Chinese）.［林一松，湯兆紅，區(qū)銳相.數(shù)控設(shè)備中增量式光柵尺接口模塊設(shè)計(jì)［J］.工具技術(shù)，2006，40 （3）：126－127.］

［8］YANG Linnan，LI Honggang，ZHANG Lilian.Design of high speed multichannel data gathering system based on FPGA ［J］.Computer Engineering，2007，33 （7）：246－249 （in Chinese）.［楊林楠，李紅剛，張麗蓮.基于FPGA 的高速多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì) ［J］.計(jì)算機(jī)工程，2007，33 （7）：246－249.］

［9］PI Daijun，ZHANG Haiyong，YE Xianyang.Design of high speed real－time data acquisition system based on FPGA ［J］.Modern Electronics Technique，2009 （6）：12－15 （in Chinese）.［皮代軍，張海勇，葉顯陽(yáng)，等.基于FPGA 的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)［J］.現(xiàn)代電子設(shè)計(jì)，2009 （6）：12－15.］

［10］LI Li.A gray code counter based on FPGA ［J］.Science Technology and Engineering，2009 （23）：25－29 （in Chinese）.［李莉.基于FPGA 的多位格雷碼計(jì)數(shù)器 ［J］.科學(xué)技術(shù)與工程，2009 （23）：25－29.］

［11］WANG Yao.The multi－processor motioncontrol card based on VME bus［D］.Wuhan：Huazhong University of Science and Technology，2012 （in Chinese）. ［王耀.基于VME 總線的多處理運(yùn)動(dòng)控制卡 ［D］.武漢：華中科技大學(xué)，2012.］

［12］ZHONG Jianfeng，HU Qingsheng.The design of High－speed serial to parallel converter based on FPGA ［J］.Chinese Journal of Electron Devices，2008，31 （2）：657－660 （in Chinese）.［仲建鋒，胡慶生.基于FPGA 的多路高速串并轉(zhuǎn)換器設(shè)計(jì) ［J］.電子器件，2008，31 （2）：657－660.］