張子軒，彭 浩，湯佶凡

（電子科技大學(xué)，四川 成都611731）

0 引言

頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分，被人們稱為電子系統(tǒng)的“心臟”。在通信、雷達(dá)和導(dǎo)航等設(shè)備中，頻率合成器既為通信發(fā)射端中的調(diào)制器提供載頻信號(hào)，又為通信接收端的混頻器提供本振信號(hào)；在電子對(duì)抗設(shè)備中，它可以作為干擾信號(hào)發(fā)生器。頻率合成器的性能直接影響整個(gè)通信系統(tǒng)或者雷達(dá)系統(tǒng)的整體性能，系統(tǒng)對(duì)頻率源的性能如輸出頻率帶寬、相位噪聲、雜散抑制、頻率步進(jìn)等有著越來越高的要求。

通常頻率合成分為鎖相環(huán)頻率合成（PLL）和直接數(shù)字合成（DDS）兩種。其中鎖相環(huán)電路輸出頻率高、相位噪聲好，其缺點(diǎn)是頻率分辨率低、頻率跳變時(shí)間較長(zhǎng)。而DDS有極好的頻率分辨率、高速的頻率切換時(shí)間、很好的相位噪聲，但它輸出頻率較低、雜散信號(hào)較多。

1 頻率合成方案的分析

本文設(shè)計(jì)的頻率合成器給某末制導(dǎo)雷達(dá)提供本振信號(hào)源。其主要技術(shù)指標(biāo)要求為：輸出頻率范圍4.3～7.8GHz；頻率步進(jìn)10MHz；相位噪聲優(yōu)于-80dBc／Hz＠100kHz，雜散優(yōu)于-60dBc。

1.1 設(shè)計(jì)分析及器件選擇

系統(tǒng)輸出頻率要求達(dá)到了最高7.8GHz，且?guī)掃_(dá)到了3.5GHz。當(dāng)前主流DDS 芯片輸出頻率均在1GHz以下。如果采用DDS頻率合成技術(shù)則需要經(jīng)過多次倍頻才能達(dá)到輸出的頻率波段和頻率帶寬，多級(jí)倍頻電路大大增加了電路的復(fù)雜性，倍頻過程也會(huì)產(chǎn)生更多難以處理的雜散信號(hào)。故本文采用鎖相環(huán)頻率合成技術(shù)來實(shí)現(xiàn)寬帶頻率源的設(shè)計(jì)。

鎖相環(huán)的原理框圖如圖1所示。利用高穩(wěn)定度低噪聲的晶振作為參考信號(hào)，參考信號(hào)經(jīng)參考分頻器R分頻后進(jìn)入鑒相器中作為一路鑒相信號(hào)fr，壓控振蕩器（VCO）輸出的信號(hào)經(jīng)N 分頻后送入鑒相器中作為另一路鑒相信號(hào)fd。鑒相器的輸出反映兩路鑒相信號(hào)相位誤差特性的電流序列脈沖信號(hào)，該信號(hào)經(jīng)過環(huán)路濾波器后作為壓控振蕩器的調(diào)諧電壓輸入，控制壓控振蕩器輸出相應(yīng)的頻率信號(hào)，該頻率信號(hào)經(jīng)過鎖相環(huán)路的閉環(huán)控制后，頻率鎖定，經(jīng)過濾波放大電路得到最終頻率輸出。

鎖相環(huán)輸出信號(hào)頻率：fOUT＝Nfd，只要改變分頻比N，即可輸出不同頻率。

圖1 鎖相環(huán)原理框圖

由于輸出頻率范圍大，芯片需選擇該頻段的寬帶鎖相頻率合成芯片和寬帶VCO 芯片。鎖相頻率合成芯片選擇ADI公司的ADF41020，其RF 輸入端頻率范圍4～18GHz。VCO 采用Hittite公司的寬帶VCO芯片HMC586，頻 率 范 圍4 ～8GHz。晶 振 采 用100MHz高穩(wěn)定低噪聲晶振。

1.2 噪聲分析

系統(tǒng)要求頻率步進(jìn)10MHz。ADF41020 芯片中內(nèi)置了一個(gè)四預(yù)分頻器，因此鑒相頻率選擇2.5MHz。當(dāng)輸出頻率范圍內(nèi)最高頻點(diǎn)為7.8GHz時(shí)，此時(shí)分頻比為N＝3120。參考晶振相噪惡化20lgN＝70dB。

環(huán)路帶寬內(nèi)相位噪聲計(jì)算公式：

式中，PN1Hz為1Hz 帶寬內(nèi)鑒相器基底噪聲。ADF41020基底噪聲為-221dBc／Hz。

根據(jù)上述公式，在頻率輸出7.8GHz，N＝3120，鑒相頻率2.5MHz時(shí)，計(jì)算得出理論上環(huán)路帶寬內(nèi)最差相位噪聲為-87dBc／Hz。在環(huán)路帶寬內(nèi)滿足系統(tǒng)對(duì)相位噪聲的要求。

2 頻率合成器設(shè)計(jì)與實(shí)現(xiàn)

2.1 頻率合成芯片ADF41020

ADF41020由低噪聲數(shù)字鑒頻鑒相器（PFD）、精密電荷泵、可編程參考分頻器和高頻可編程反饋分頻器（A、B和P）組成。該芯片與一個(gè)外部環(huán)路濾波器和壓控振蕩器一起使用，則可以實(shí)現(xiàn)完整的鎖相環(huán)。ADF41020 使用雙預(yù)分頻器的方法來實(shí)現(xiàn)高達(dá)18GHz的工作頻率。第一個(gè)預(yù)分頻器是一個(gè)固定的4分頻模塊。第二個(gè)預(yù)分頻器將4 分頻輸出作為其輸入，實(shí)現(xiàn)雙模預(yù)分頻器（P／P＋1），從而通過固定的預(yù)分頻器達(dá)到更精細(xì)的頻率分辨率。與計(jì)數(shù)器A 和B一起，實(shí)現(xiàn)大分頻比N，N＝4（BP＋A）。

ADF41020數(shù)字部分包括一個(gè)24位輸入移位寄存器、一個(gè)14位R 計(jì)數(shù)器和一個(gè)19位N 計(jì)數(shù)器（由6位A 計(jì)數(shù)器和13位B 計(jì)數(shù)器組成）。ADF41020 具有一個(gè)簡(jiǎn)易的SPI兼容型串行接口，用于將數(shù)據(jù)寫入器件，在CLK、DATA 和LE 控制數(shù)據(jù)傳輸。在CLK每個(gè)上升沿將24位數(shù)據(jù)逐位寫入對(duì)應(yīng)輸入寄存器，當(dāng)LE變?yōu)楦唠娖綍r(shí)，數(shù)據(jù)波傳輸至對(duì)應(yīng)的鎖存器。

ADF41020通過芯片的數(shù)字串口接口對(duì)內(nèi)部寄存器進(jìn)行預(yù)置和改變，從而可獲得不同的輸出頻率。以輸出頻率為6.0GHz時(shí)為例，各鎖存器的具體值如表1所示。

表1 輸出6.0GHz時(shí)各鎖存器配置圖

2.2 環(huán)路濾波器設(shè)計(jì)

環(huán)路濾波器的設(shè)計(jì)是鎖相環(huán)設(shè)計(jì)中的重要環(huán)節(jié)。一方面它能夠?yàn)V除鑒相器產(chǎn)生的高頻成分以及輸出波紋，抑制帶外噪聲，取出平均分量去控制VCO 的輸出信號(hào)頻率等；另一方面它也是鎖相環(huán)調(diào)節(jié)電路的一個(gè)重要參數(shù)，決定了鎖相環(huán)的雜散抑制、相位噪聲、環(huán)路穩(wěn)定性、鎖定時(shí)間以及捷變時(shí)間等重要的環(huán)路參數(shù)。

常見的環(huán)路濾波器可分為有源和無源兩種。無源環(huán)路濾波器輸出電壓不能超過集成鑒相器電源電壓，只能驅(qū)動(dòng)工作電壓在集成鑒相器電源電壓以下的VCO。在寬帶PLL頻率源中，VCO 通常采用高電壓調(diào)諧VCO，要求VCO 調(diào)諧電壓范圍通常比PLL 的電荷泵輸出電壓范圍更寬，這種情況下只能采用有源環(huán)路濾波器。本設(shè)計(jì)中，VCO 選擇采用Hittite公司的寬帶VCO 芯片HMC586，在系統(tǒng)輸出頻率上限7.8GHz時(shí)對(duì)應(yīng)的VCO 控制電壓達(dá)到了13V。故本設(shè)計(jì)中采用由軌對(duì)軌運(yùn)放芯片OPA211AID 和電容、電阻構(gòu)成的有源環(huán)路濾波器。

電容、電阻參數(shù)的設(shè)計(jì)首先需要確定環(huán)路帶寬和相位裕量。環(huán)路帶寬的選擇對(duì)環(huán)路的噪聲和雜散有較大影響。當(dāng)環(huán)路帶寬較窄時(shí)，鎖相環(huán)路的噪聲和雜散，特別是雜散能夠得到很大的抑制，但是會(huì)增大環(huán)路的鎖定時(shí)間；環(huán)路帶寬太大，相位噪聲和雜散增加，環(huán)路鎖定時(shí)間變小。本設(shè)計(jì)中為了追求更好的相躁性能，環(huán)路帶寬選定為50kHz。相位裕量主要決定整個(gè)鎖相環(huán)系統(tǒng)的穩(wěn)定度。通常為環(huán)路濾波器選擇一個(gè)40°～55°的值。相位裕量越大，PLL 的穩(wěn)定性越好，但是它的鎖相時(shí)間會(huì)變長(zhǎng)。本設(shè)計(jì)中相位裕量選擇為50°。

采用ADI公司提供的鎖相環(huán)電路配套設(shè)計(jì)軟件ADIsimPLL可以很方便地對(duì)環(huán)路濾波器的參數(shù)進(jìn)行設(shè)計(jì)。在ADIsimPLL 中設(shè)置頻率范圍為4.3～7.8GHz，頻率步進(jìn)10MHz，鑒相頻率2.5MHz，環(huán)路帶寬設(shè)置為50kHz，相位裕度為50°的條件下利用軟件計(jì)算并取相近值，得到環(huán)路濾波器仿真原理圖如圖2所示，其中R2＝430Ω，R3＝1kΩ，C2＝27nF，C3＝910pF，C4＝1.2nF。

圖2 環(huán)路濾波器設(shè)計(jì)原理圖

輸出6.0GHz時(shí)的相位噪聲特性和雜散泄露仿真結(jié)果如圖3（a）與（b）所示。

圖3 輸出6.0GHz時(shí)的仿真結(jié)果

2.3 電磁兼容設(shè)計(jì)

本設(shè)計(jì)實(shí)物電路采用微波印制板電路結(jié)構(gòu)，整個(gè)電路放置在鋁制腔體中，確保良好的電磁屏蔽。為了加強(qiáng)鎖相環(huán)電路的抗噪性能，PCB板上的每個(gè)芯片的電源引腳處都放置了去耦電容以提高電源的穩(wěn)定性，減少電源紋波干擾。同時(shí)整塊電路板上采用多點(diǎn)大面積敷銅接地，以提高PCB板的電磁兼容性能。

3 測(cè)試結(jié)果

通過頻譜儀對(duì)輸出信號(hào)進(jìn)行分析，輸出頻率在6.0GHz時(shí)，相位噪聲在-90dBc／Hz＠100kHz，雜散抑制-60dBc。輸出頻率在7.8GHz時(shí)，相位噪聲在-80dBc／Hz＠100kHz，雜散抑制-63dBc。

4 結(jié)束語(yǔ)

從測(cè)試結(jié)果看，本文設(shè)計(jì)的4.3～7.8GHz鎖相頻率合成器滿足系統(tǒng)指標(biāo)。該頻率合成器具有輸出頻帶寬，輸出雜散低，相位噪聲性能優(yōu)良等特點(diǎn)，能夠廣泛應(yīng)用于雷達(dá)系統(tǒng)中，具有較高的工程應(yīng)用價(jià)值。目前頻率合成技術(shù)已經(jīng)相當(dāng)成熟，要想進(jìn)一步提高指標(biāo)只有采用新型器件，并在工藝和結(jié)構(gòu)上綜合考慮，提高整個(gè)模塊的電磁兼容特性?！?/p>

［1］張厥盛，鄭繼禹，萬心平.鎖相技術(shù)［M］.西安：西安電子科技大學(xué)出版社，2003.

［2］李志堅(jiān).微波數(shù)字鎖相頻率合成器［J］.航天電子對(duì)抗，1993（1）：24-28.

［3］姚國(guó)國(guó)，李寶森.寬帶頻率源研究與設(shè)計(jì)［J］.電子科技，2012，25（4）：104-111.

［4］范先龍.2.4GHz鎖相頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)［D］.成都：電子科技大學(xué)，2004.