倪婷 徐玨亮 費(fèi)霞

(上海航天電子科技研究所,上海 201109)

DDS頻率源技術(shù)研究

倪婷 徐玨亮 費(fèi)霞

(上海航天電子科技研究所,上海 201109)

介紹一種應(yīng)用AD9854芯片產(chǎn)生一路中心頻率為32MHz、正斜率、時(shí)寬為16us/8us實(shí)時(shí)可變、帶寬為4MHz的線性調(diào)頻信號。

線性調(diào)頻 直接數(shù)字合成

線性調(diào)頻是一種常用的雷達(dá)信號。在現(xiàn)代雷達(dá)技術(shù)中，為了解決作用距離與距離分辨率之間的矛盾，廣泛采用脈沖壓縮技術(shù)，其中比較普遍地運(yùn)用線性調(diào)頻脈沖壓縮技術(shù)。在雷達(dá)發(fā)射功率不變的情況下，增加時(shí)寬也就是增加發(fā)射信號能量，便于截獲和跟蹤目標(biāo)。增加帶寬能夠得到高分辨率，便于識別和分辨目標(biāo)。大時(shí)寬高占空比的低峰值功率發(fā)射信號還有利于降低雷達(dá)被敵方干擾機(jī)和反輻射導(dǎo)彈截獲的概率。

線性調(diào)頻信號產(chǎn)生的方法有無源法和有源法兩種。無源法的缺點(diǎn)是不容易實(shí)現(xiàn)發(fā)射波形的實(shí)時(shí)變換和實(shí)時(shí)控制。早期有源法使用壓控振蕩器產(chǎn)生近似的線性調(diào)頻信號，通過對控制電壓進(jìn)行開環(huán)補(bǔ)償改善調(diào)頻線性度，但是這樣的壓控振蕩器容易受溫度變化的影響，穩(wěn)定度、線性度、可靠性等性能都相當(dāng)差，早已淘汰。

直接數(shù)字合成(DDS)器件是一種采用數(shù)字方法產(chǎn)生信號的新器件，已經(jīng)在頻率合成器、鎖相環(huán)、擴(kuò)頻通信等領(lǐng)域得到廣泛應(yīng)用。其中，用DDS方法也能產(chǎn)生線性調(diào)頻(CHIRP)信號。

1 DDS的工作原理

直接數(shù)字合成(Direct Digital Synthesis，簡稱DDS)方法產(chǎn)生的線性調(diào)頻信號的技術(shù)日益受到重視并廣泛應(yīng)用，DDS是目前技術(shù)最先進(jìn)的實(shí)現(xiàn)復(fù)雜信號的方式。其原理框圖如圖1所示。

DDS的結(jié)構(gòu)主要包括：相位累加器、正弦查詢表ROM、D/A轉(zhuǎn)換器和低通濾波器。圖中ROM查詢表存儲的數(shù)據(jù)為數(shù)字化正弦幅度值，一個(gè)輸出信號f0的數(shù)字化波形可以通過一個(gè)以更高頻率fr變化的相位增量的累加產(chǎn)生是整個(gè)DDS方案設(shè)計(jì)的指導(dǎo)思想。其工作原理是：在參考時(shí)鐘fr的作用下，相位累加器在每個(gè)周期內(nèi)按照預(yù)先設(shè)置好的頻率控制字K進(jìn)行線性累加，以得到相應(yīng)的相位數(shù)據(jù)(0～2π)；把此數(shù)據(jù)作為取樣地址，以二進(jìn)制碼來尋址正弦查詢表ROM表進(jìn)行相位－幅度變換，輸出不同的幅度編碼；再經(jīng)過D/A轉(zhuǎn)換器得到相應(yīng)的階梯波，實(shí)現(xiàn)量化數(shù)字信號到模擬信號的轉(zhuǎn)變；最后經(jīng)低通濾波器對階梯波進(jìn)行平滑處理，即可得到由頻率控制字決定的連續(xù)變化的輸出正弦波。

DDS輸出信號的頻率與參考信號頻率以及頻率控制字之間的關(guān)系為：

其中，f0為DDS的輸出頻率，fr為參考時(shí)鐘頻率，N為相位累加器長度，K為頻率控制字。

相位連續(xù)性是DDS具有的最大優(yōu)勢，當(dāng)改變DDS輸出頻率時(shí)，是通過改變頻率控制字K實(shí)現(xiàn)的，實(shí)質(zhì)上是改變了相位增長率，輸出信號的相位本身是連續(xù)的。圖2是DDS頻率變化過渡過程的示意圖，直觀的表明了相位連續(xù)的原理，利用這一點(diǎn)，很好的避免了相位信息的丟失和出現(xiàn)離散頻率分量，同時(shí)能夠很好的保證當(dāng)雷達(dá)有多普勒頻移時(shí)回波信號的每個(gè)目標(biāo)的相位連續(xù)性。

圖1 直接數(shù)字合成法原理框圖

2 DDS芯片AD9854介紹

DDS的諸多優(yōu)點(diǎn)使它得到了非常廣泛的應(yīng)用。

(1)在數(shù)字調(diào)制方面，它可以用來實(shí)現(xiàn)單頻、FSK、RAMPED FSK、CHIRP、BPSK等調(diào)制。(2)在雷達(dá)頻率源方面，它可以實(shí)現(xiàn)多點(diǎn)、窄步長、高相噪的點(diǎn)頻輸出的頻率源以及線性調(diào)頻輸出頻率源。(3)在擴(kuò)頻通信方面，它可實(shí)現(xiàn)CDMA工作方式以及多種規(guī)律的跳頻模式。

AD9854采用先進(jìn)的CMOS工藝，再加上先進(jìn)的DDS技術(shù)和數(shù)字技術(shù)，使其具有如下優(yōu)良的性能：(1)最高達(dá)300MHZ的工作頻率，輸出頻率范圍0～120MHz。(2)3.3工作電壓，最大耗散功能達(dá)4.2W左右。(3)優(yōu)良的SFDR性能。SFDR是無雜散動(dòng)態(tài)范圍，也就是常說的雜散抑制，其定義是：

3 波形發(fā)生器的功能和原理

3.1 波形發(fā)生器的功能

產(chǎn)生一路中心頻率為32MHz、正斜率、時(shí)寬為16us/8us實(shí)時(shí)可變、帶寬為4MHz的線性調(diào)頻信號。

圖2 DDS頻率變化過渡過程

3.2 波形發(fā)生器的原理

外部輸入80MHz的正弦信號，功分后一路倍頻放大后，產(chǎn)生240MHz信號作為AD9854的參考時(shí)鐘，另一路作為CPU的輸入時(shí)鐘。外部復(fù)位信號、8uS/16uS選擇信號、調(diào)制脈沖送給CPU作控制信號。當(dāng)CPU工作異常時(shí)，自復(fù)位電路對CPU進(jìn)行復(fù)位。CPU通過高6位地址線和8位數(shù)據(jù)線對AD9854的寄存器進(jìn)行置數(shù)。

(1)起始頻率寫入FTW1(04H～09H)，04H為高位字節(jié)，09H為低位字節(jié)；

(2)頻率/時(shí)間斜率(在每個(gè)頻率駐留的時(shí)間)寫入RRC(1AH～1CH)，1AH為高位字節(jié)，1CH為低位字節(jié)；

在每個(gè)頻率駐留的時(shí)間=(N+1)×(系統(tǒng)時(shí)鐘周期)，N的取值為1～(220-1)，為了使在每個(gè)頻率駐留的時(shí)間盡量短，必須減小N值和提高系統(tǒng)時(shí)鐘頻率。

取N=1，則地址1AH～1CH內(nèi)對應(yīng)數(shù)據(jù)00H、00H、01H。

(3)頻率步進(jìn)寫入DFW(10H～15H)，10H為高位字節(jié)，15H為低位字節(jié)，最高位為1時(shí)，線性調(diào)頻為負(fù)斜率，最高為為0時(shí)，線性調(diào)頻為正斜率；

圖3 CPLD芯片、微處理器單元與AD9854之間的信號關(guān)系

外部觸發(fā)信號和8uS/16uS選擇信號輸入到CPLD和微處理器單元，通過對CPLD芯片的編程，輸出IOUDCLK信號作為AD9854輸出線性調(diào)頻的開始和結(jié)束的寫入數(shù)據(jù)脈沖。當(dāng)輸入8uS/16uS選擇信號低電平時(shí)，AD9854輸出線性調(diào)頻的時(shí)寬是8us，為高電平時(shí)，輸出線性調(diào)頻的時(shí)寬為16us。如圖3所示。同時(shí)CPLD輸出ACC2信號和INT信號輸入微處理器單元，讓微處理器單元在不同的狀態(tài)下對AD9854寫入不同的數(shù)據(jù)。

3.3 外圍電路設(shè)計(jì)

(1)由采樣定理得知DDS的輸出頻率不能大于時(shí)鐘頻率的二分之一，為了改善輸出信號頻譜純度、降低D/A轉(zhuǎn)換特性不理想的影響、降低對D/A后接帶通濾波器的要求，必須盡量提高采樣頻率，因此取DDS的時(shí)鐘頻率為240MHz。(2)微處理器單元需要寫入AD9854數(shù)據(jù)的速度較快，因此不使用普通8031系列單片機(jī)(一個(gè)指令需要12或24個(gè)時(shí)鐘周期，時(shí)鐘頻率只有12MHz～24MHz)，而使用CYGNAL系列單片機(jī)(一個(gè)指令需要1或2個(gè)時(shí)鐘周期，時(shí)鐘頻率25MHz)，完全兼容MCS-51核心。而且電源電壓和IO口電壓3.3V，可以很好地與AD9854接口兼容。(3)數(shù)?；旌偷碾娐分校捎跀?shù)字部分干擾源很多，所以模擬部分易受影響。因此要注意把模擬地和數(shù)字地分開。一般的方法是用一根線來連接數(shù)字地和模擬地，而且只在一處相連，這樣就可以較好地切斷數(shù)字部分的干擾源。(4)AD9854的功耗特別大，在這里只是運(yùn)用了其CHRIP的功能，為降低功耗，在設(shè)計(jì)時(shí)把不用的功能關(guān)掉來得到目的。由于AD9854使用3.3V電源，因此不使用普通線型穩(wěn)壓模塊供電，而使用DC-DC模塊供電，效率比較高。同時(shí)CPLD和微處理器單元這里也選用3.3V低電壓版本。

4 結(jié)語

利用AD9854設(shè)計(jì)的線性調(diào)頻發(fā)生器具有跳頻速度快、頻率分辨率高、體積小、系統(tǒng)工作穩(wěn)定、使用方便等優(yōu)點(diǎn)。因此它有很強(qiáng)的實(shí)用價(jià)值。

[1]劉光輝,唐小宏;DDS陣列頻率源技術(shù)研究[J].電子科技大學(xué)學(xué)報(bào),2004年04期.

[2]武劍輝.多波形頻域數(shù)字脈沖壓縮系統(tǒng)的研究[D].電子科技大學(xué),2001年.

[3]美國AD公司.Synthesizers Products data book.