(杭州電子科技大學(xué)通信工程學(xué)院，浙江 杭州310018)

0 引 言

四相相移鍵控(Quadrature Phase Shift Keying，QPSK)數(shù)字調(diào)制技術(shù)，因其具有頻譜利用率高、頻譜特性好、抗干擾性能強(qiáng)、綜合性價(jià)比高等突出優(yōu)點(diǎn)而成為目前衛(wèi)星、微波和有線電視上行通信中最常用的一種調(diào)制方式[1]?，F(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)具有功能強(qiáng)大，可反復(fù)編程修改，開(kāi)發(fā)工具智能化等特點(diǎn)，用FPGA實(shí)現(xiàn)調(diào)制解調(diào)電路，能大大縮短系統(tǒng)電路的體積，提高電路穩(wěn)定性，且比專用芯片具有更大的靈活性和可控性[2]。本文基于FPGA 硬件描述Verilog 語(yǔ)言，設(shè)計(jì)了一種QPSK調(diào)制解調(diào)系統(tǒng)實(shí)現(xiàn)方案。經(jīng)FPGA 硬件測(cè)試，該方案具有較好的可行性。

1 QPSK調(diào)制系統(tǒng)分析與設(shè)計(jì)

為便于基帶信號(hào)發(fā)送傳輸，需將信號(hào)從基帶信號(hào)頻譜搬移到一個(gè)更高的頻段上。QPSK 信號(hào)的載波具有4種可能的離散相位狀態(tài)，串行輸入信號(hào)經(jīng)過(guò)QPSK系統(tǒng)調(diào)制后得到的調(diào)制信號(hào)可表示為:

式中，I(t)= ±1和Q(t)= ±1代表經(jīng)過(guò)串并轉(zhuǎn)換后得到的兩路正交信號(hào)，ωc為載波頻率。本文完整的QPSK調(diào)制系統(tǒng)設(shè)計(jì)框圖如圖1所示。

圖1 QPSK調(diào)制系統(tǒng)框圖

在信號(hào)調(diào)制前，對(duì)每一幀有效輸入信號(hào)預(yù)加一段定長(zhǎng)的同步頭信息。增加同步頭信息的目的一方面是輔助解調(diào)端解決相位模糊問(wèn)題，另一方面也是解調(diào)端判定有效解調(diào)輸出幀同步的重要標(biāo)志。而后將接收信號(hào)串并轉(zhuǎn)換及符號(hào)映射得到I、Q 兩路正交雙極性信號(hào)。

為降低成形濾波器處理基帶信號(hào)而造成碼間串?dāng)_的影響，可對(duì)雙極性信號(hào)在一個(gè)周期內(nèi)進(jìn)行插值補(bǔ)零。假設(shè)輸入序列為x(n)，輸出序列為yL(n)，對(duì)x(n)插值后信號(hào)的時(shí)域與頻域關(guān)系如式(2)、(3)所示。根據(jù)式(3)，插值后基帶信號(hào)頻譜的周期變?yōu)樵瓉?lái)的1/L，也即頻率擴(kuò)大了L倍。從而使距離很近的基帶信號(hào)頻譜拉開(kāi)，增大了頻譜的過(guò)渡帶，有利于提高成形濾波器的濾波效果。

基帶信號(hào)的頻譜范圍比較寬，因此需要在發(fā)送端將信號(hào)通過(guò)成形濾波器進(jìn)行限帶處理。本設(shè)計(jì)采用滿足奈奎斯特第一準(zhǔn)則的均方根升余弦滾降濾波器，其頻域響應(yīng)如下:

式中，T為輸入脈沖信號(hào)周期，α為滾降系數(shù)。借助Matlab的FDATOOL 工具，由FIR 窗函數(shù)求得均方根升余弦滾降濾波器系數(shù)，并調(diào)用ISE 軟件自帶的FIR 知識(shí)產(chǎn)權(quán)(IP)核來(lái)生成所需的數(shù)字成形濾波器。類似，由DDS 知識(shí)產(chǎn)權(quán)(IP)核來(lái)生成所需頻率的載波信號(hào)，將正交載波分別與經(jīng)過(guò)成形濾波器處理后的信號(hào)相乘疊加得到最終的調(diào)制輸出信號(hào)，并由專用DA 數(shù)模轉(zhuǎn)換處理模塊將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)發(fā)送到傳輸信道。

2 QPSK 解調(diào)系統(tǒng)分析與設(shè)計(jì)

QPSK 解調(diào)的目的是將原始基帶信號(hào)從高頻調(diào)制信號(hào)中分離出來(lái)。本文不考慮載波頻偏的情況，只對(duì)載波相偏進(jìn)行分析。QPSK 解調(diào)系統(tǒng)主要由載波同步，位同步抽樣判決和相位模糊糾正3個(gè)模塊構(gòu)成。其中載波同步是QPSK 解調(diào)系統(tǒng)的核心部分，載波同步設(shè)計(jì)的好壞直接關(guān)系到基帶信號(hào)能否正確解調(diào)。本文采用基于Costas 環(huán)[3-5]的QPSK 載波同步跟蹤算法進(jìn)行設(shè)計(jì)。QPSK 解調(diào)系統(tǒng)的實(shí)現(xiàn)框圖如圖2所示。

圖2 QPSK調(diào)制系統(tǒng)框圖

2.1 載波同步模塊設(shè)計(jì)

簡(jiǎn)要分析由Costas 環(huán)實(shí)現(xiàn)載波同步的過(guò)程。設(shè)解調(diào)端經(jīng)AD 處理后得到的信號(hào)為:

式中，ωc為輸入信號(hào)載波頻率，ψ為輸入信號(hào)載波相位。NCO 產(chǎn)生的本地跟蹤載波信號(hào)分別為cos(ωct+φ)和sin(ωct+φ)，其中φ為本地載波相位。經(jīng)過(guò)乘法器和匹配濾波器模塊處理后得到的兩路基帶信號(hào)可表示為:

將SI，SQ兩路信號(hào)經(jīng)過(guò)鑒相模塊處理后得到的差值控制信號(hào)為:

由式(8)可知，影響鑒相器輸出的只有輸入信號(hào)的載波相位和本地恢復(fù)載波的跟蹤相位。同時(shí)可見(jiàn)在0 2范圍內(nèi)存在4個(gè)相位跟蹤穩(wěn)定點(diǎn)。環(huán)路濾波器對(duì)鑒相輸出信號(hào)進(jìn)一步處理并輸入到NCO模塊，促使NCO 對(duì)本地載波進(jìn)行不斷調(diào)整，直到實(shí)現(xiàn)載波同步。

載波同步系統(tǒng)由圖2虛線框中的各模塊構(gòu)成。匹配濾波器采用與發(fā)送端的成形濾波器具有相同傳輸特性的均方根升余弦濾波器來(lái)濾除帶外噪聲，并與發(fā)送端的成形濾波器構(gòu)成最佳基帶傳輸系統(tǒng)。根據(jù)四相松尾環(huán)模型來(lái)設(shè)計(jì)鑒相模塊[6-7]。環(huán)路濾波器的作用主要是濾除鑒相器輸出相差信號(hào)中的高頻分量，起到平滑濾波的作用，本設(shè)計(jì)采用2 階數(shù)字環(huán)路濾波器[8]。

2.2 位同步抽樣判決模塊設(shè)計(jì)

匹配濾波后得到的是連續(xù)信號(hào)，為了將連續(xù)信號(hào)轉(zhuǎn)化為基帶脈沖信號(hào)，需要對(duì)其進(jìn)行位同步抽樣判決處理。本設(shè)計(jì)采用了一個(gè)比較簡(jiǎn)便的方法:首先設(shè)定一個(gè)峰值門限，當(dāng)信號(hào)處于穩(wěn)定情況下才會(huì)達(dá)到此門限，對(duì)達(dá)到門限的連續(xù)信號(hào)進(jìn)行峰值點(diǎn)判決。由于輸入的是規(guī)則周期信號(hào)，因此在每個(gè)周期內(nèi)對(duì)峰值點(diǎn)進(jìn)行數(shù)據(jù)采集。為了使信號(hào)更加可靠，采取峰值點(diǎn)附近多個(gè)信號(hào)進(jìn)行累計(jì)符號(hào)判決，大于符號(hào)門限則判定為1，否則判定為0。

2.3 相位模糊糾正模塊設(shè)計(jì)

通過(guò)Costas 環(huán)實(shí)現(xiàn)載波同步會(huì)存在4個(gè)相位穩(wěn)定點(diǎn)如表1所示，但是只有處于0°穩(wěn)定點(diǎn)時(shí)輸出的才是正確信號(hào)，其余3個(gè)為相位模糊點(diǎn)。由于調(diào)制前每一幀基帶信號(hào)已預(yù)加了一組同步頭信息，因此預(yù)設(shè)了一個(gè)匹配門限，并對(duì)接收信號(hào)做4 路并行比特位與判決，用4 bit 獨(dú)熱碼對(duì)匹配結(jié)果進(jìn)行標(biāo)記。當(dāng)其中一組I、Q 路信號(hào)分別與HI、HQ同步信息位與后的累計(jì)值達(dá)到匹配門限時(shí)，根據(jù)獨(dú)熱碼標(biāo)記對(duì)信號(hào)做相應(yīng)處理，同時(shí)如果有獨(dú)熱碼信號(hào)觸發(fā)就意味著接收端檢測(cè)到了有效信號(hào)，從而有效實(shí)現(xiàn)了數(shù)據(jù)幀同步。

表1 相位模糊對(duì)照表

3 QPSK系統(tǒng)仿真與FPGA實(shí)現(xiàn)

本設(shè)計(jì)采用兩塊KC705-FPGA 開(kāi)發(fā)板進(jìn)行調(diào)制解調(diào)系統(tǒng)的板級(jí)測(cè)試，分別用于信號(hào)調(diào)制和解調(diào)，并通過(guò)兩塊FMC150 外擴(kuò)功能板實(shí)現(xiàn)信號(hào)的數(shù)模與模數(shù)轉(zhuǎn)換以及調(diào)制解調(diào)測(cè)試信號(hào)的傳輸。實(shí)驗(yàn)采用幀長(zhǎng)為2 048 bit，碼率為0.96 MHz的測(cè)試信號(hào)，輔助同步頭信息為64 bit，基帶載波頻率為1.92 MHz，采樣頻率為15.36 MHz，由Matlab 產(chǎn)生64 階滾降系數(shù)為0.25的成形/匹配濾波器系數(shù)。環(huán)路濾波器系數(shù)C1、C2計(jì)算分別為0.34和0.022 75。

由于QPSK調(diào)制系統(tǒng)較為簡(jiǎn)單在此不再贅述，以下著重分析解調(diào)系統(tǒng)仿真及實(shí)現(xiàn)效果。-6 dB 信噪比下Matlab 載波同步仿真圖如圖3所示，由圖3可見(jiàn)載波頻率在初始階段振蕩明顯，經(jīng)過(guò)初始階段跟蹤之后頻率逐漸趨于穩(wěn)定，跟蹤曲線在1.92 MHz 實(shí)際載波頻率范圍內(nèi)小幅振蕩，實(shí)現(xiàn)了載波同步。Modelsim 載波相位跟蹤時(shí)序仿真圖如圖4所示，初始相位設(shè)置為0°。結(jié)合波形軌跡發(fā)現(xiàn)，經(jīng)過(guò)初始階段跟蹤，相位參數(shù)在一個(gè)較小范圍內(nèi)小幅振蕩趨于穩(wěn)定，與Matlab 理論仿真效果一致。抽樣判決仿真圖如圖5所示，每個(gè)波形包絡(luò)包含16個(gè)點(diǎn)，通過(guò)包絡(luò)曲線與判決方波對(duì)比可見(jiàn)，經(jīng)峰值點(diǎn)左右10個(gè)符號(hào)累計(jì)判決，波峰判決為0，波谷判決為1，實(shí)現(xiàn)了信號(hào)的轉(zhuǎn)換。

圖3 Matlab 載波跟蹤仿真圖

圖4 Modelsim 載波跟蹤仿真圖

圖5 Modelsim 抽樣判決仿真圖

該QPSK系統(tǒng)ChipScope 硬件板級(jí)測(cè)試時(shí)序效果如圖6所示。其中flip_angle、head_angle_flag、data_out、douta和right_num 分別代表相位翻轉(zhuǎn)信號(hào)、輸出標(biāo)志信號(hào)、解調(diào)基帶信號(hào)、原始基帶信號(hào)及校驗(yàn)計(jì)數(shù)信號(hào)。在head_angle_flag為1時(shí)對(duì)時(shí)序進(jìn)行觸發(fā)，從捕捉到的信號(hào)可見(jiàn)，flag_angle為0010表明出現(xiàn)了90°相位模糊，觸發(fā)相位模糊糾正模塊工作，從硬件時(shí)序中截獲的前30 bit 解調(diào)基帶信號(hào)與ROM 中預(yù)存的基帶校驗(yàn)信號(hào)對(duì)比發(fā)現(xiàn)數(shù)據(jù)同為(110110011101101001111011111010)，則解調(diào)信號(hào)與原始信號(hào)吻合，right_num 信號(hào)的規(guī)則累計(jì)輸出也對(duì)此結(jié)論進(jìn)行了驗(yàn)證。

圖6 ChipScope QPSK調(diào)制解調(diào)系統(tǒng)時(shí)序圖

上述軟件測(cè)試表明:QPSK調(diào)制解調(diào)系統(tǒng)各模塊工作正常，載波同步、位同步抽樣判決和相位模糊糾正性能達(dá)到預(yù)期目標(biāo)，對(duì)隨機(jī)基帶調(diào)制信號(hào)實(shí)現(xiàn)準(zhǔn)確還原。最后，經(jīng)多次上板測(cè)試，驗(yàn)證此方案設(shè)計(jì)合理可靠，符合實(shí)際硬件環(huán)境，能滿足實(shí)踐應(yīng)用需求。

4 結(jié)束語(yǔ)

本文基于KC705-FPGA 開(kāi)發(fā)板，通過(guò)FPGA 硬件編程對(duì)QPSK調(diào)制解調(diào)系統(tǒng)進(jìn)行了完整系統(tǒng)設(shè)計(jì)，提出了一種工程可實(shí)現(xiàn)的QPSK系統(tǒng)設(shè)計(jì)方案。通過(guò)Matlab和Modelsim系統(tǒng)功能仿真及ChipScope硬件板級(jí)時(shí)序分析證明此設(shè)計(jì)方案各模塊性能可靠，在本文測(cè)試環(huán)境下對(duì)基帶調(diào)制信號(hào)進(jìn)行準(zhǔn)確地解調(diào)還原，具有較好的應(yīng)用前景。

[1]曹志剛，錢亞生.現(xiàn)代通信原理[M].北京:清華大學(xué)出版社，2006:283-290.

[2]田耘，徐文波，張延偉.無(wú)線通信FPGA 設(shè)計(jì)[M].北京:電子工業(yè)出版社，2009:358-366.

[3]吳華明，蘇雁泳，劉愛(ài)軍.鎖相環(huán)與鎖頻環(huán)在數(shù)字Costas 環(huán)中的應(yīng)用[J].科學(xué)技術(shù)與工程，2010，19(10):4 645-4 650.

[4]陳榮，管吉興，張喜明.數(shù)字Costas 環(huán)的設(shè)計(jì)與實(shí)現(xiàn)[J].信號(hào)與信息處理，2010，40(3):24-26.

[5]許志鵬，崔琛，余劍.基于鎖頻環(huán)與鎖相環(huán)相結(jié)合的載波跟蹤技術(shù)[J].電訊技術(shù)，2012，52(4):558-561.

[6]吳大維.一種QPSK 解調(diào)器(松尾環(huán))的研制[J].電訊技術(shù)，1990，30(4):22-26.

[7]趙秋明，孫志磊，歐陽(yáng)寧.QPSK 載波同步算法研究及FPGA實(shí)現(xiàn)[J].電視技術(shù)，2012，36(11):100-103.

[8]張安安，杜勇，韓方景.全數(shù)字Costas 環(huán)在FPGA 上的設(shè)計(jì)與實(shí)現(xiàn)[J].電子工程師，2006，32(1):18-20.