趙光磊++孫超

摘要：本文采用0.18um CMOS 工藝設(shè)計(jì)了一種4MHz 的Pierce 晶體振蕩器，主要應(yīng)用于射頻接收系統(tǒng)。該芯片采用自動(dòng)增益控制（AGC）結(jié)構(gòu)，提高了頻率穩(wěn)定性，降低了功耗。流片測(cè)試結(jié)果顯示，在1.8V 電源電壓下，輸出頻率具有較好的精度，最大的頻率誤差為0.1% ，在1.8V 電源電壓下，消耗電流500 nA ，版圖面積為100um×250um，滿(mǎn)足射頻收發(fā)芯片低功耗、高穩(wěn)定性、和版圖面積小的要求。

關(guān)鍵詞：Pierce 晶體振蕩器；自動(dòng)增益控制；低功耗

1 引言

最近幾年，隨著無(wú)線通訊系統(tǒng)的迅猛發(fā)展以及半導(dǎo)體產(chǎn)業(yè)的興盛，射頻集成電路的研究得到了廣泛重視。低成本，低功耗的無(wú)線收發(fā)終端的設(shè)計(jì)已成為一個(gè)重要的研究課題。頻率綜合器是無(wú)線收發(fā)器的一個(gè)重要模塊，而壓控振蕩器（VCXO）又是頻率綜合器中最核心的組成部分。目前，包括無(wú)源電感和無(wú)源電容在內(nèi)的無(wú)源器件已經(jīng)可以實(shí)現(xiàn)片上解決，采用CMOS工藝，將整個(gè)射頻前端集成在芯片內(nèi)，已經(jīng)成為業(yè)界研究的熱點(diǎn)。本文基于負(fù)阻分析模型，設(shè)計(jì)了一種4MHz 石英晶體振蕩器，具有較好的相位噪聲性能和較低的功耗，除石英晶體外，電路全部集成在射頻芯片內(nèi)作為鎖相環(huán)路的高精度頻率參考源。

2 Pierce 石英晶體振蕩器的基本結(jié)構(gòu)

由于Pierce 結(jié)構(gòu)的在晶體振蕩器穩(wěn)定性和容易起振方面優(yōu)于Colpitts 振蕩器，故選用Pierce 電路結(jié)構(gòu)，如圖1（a）所示，C1、C2 與外接晶體諧振器接于芯片外部晶體振蕩器XTAL 的兩端，構(gòu)成諧振回路，NMOS 管M0 是放大管。圖1（b）是相應(yīng)的小信號(hào)等效電路圖，其中電感Ls、串聯(lián)電容Cs、并聯(lián)電容Cp、電阻Rs 構(gòu)成晶體諧振器XTAL 的等效電路。晶體的串聯(lián)諧振頻率f2S=1/（2π*LSCS）和并聯(lián)諧振頻率fP2=1/（2π*LS）（1/CP+1/CP），為了使振蕩器有良好的穩(wěn)定性和預(yù)測(cè)性，應(yīng)該使振蕩頻率接近串聯(lián)諧振頻率[1]。晶體振蕩器必須滿(mǎn)足兩個(gè)條件才能振蕩，振蕩器的環(huán)路增益必須大于1。振蕩器的相移必須等于0，相移由反向放大器和晶體的相移組成。通過(guò)網(wǎng)絡(luò)分析儀測(cè)試我們得到該石英晶體模型的各個(gè)參數(shù)為：Cm=20fF，Lm=79.157mH，Rm=50Ω，C0=7pF。后面我們電路設(shè)計(jì)的性能優(yōu)化全部基于這個(gè)石英晶體模型。

3 帶自動(dòng)增益控制的Pierce 振蕩器

由于低功耗和頻率穩(wěn)定性的考慮，石英晶體振蕩器一般包括晶體振蕩器電路，反向放大器，偏置電路和峰值檢測(cè)器，采用了自動(dòng)增益控制（AGC）技術(shù)，晶體當(dāng)前的增益由閉環(huán)回路自動(dòng)控制，峰值檢測(cè)電路比較參考信號(hào)和振蕩信號(hào)大小，產(chǎn)生一個(gè)反饋信號(hào)控制偏置電路，進(jìn)而控制反向放大器的增益，單純使用偏置電壓穩(wěn)定電路的靜態(tài)工作點(diǎn)是不夠的，因?yàn)榉糯蠊苓€會(huì)受到電源電壓下降等帶來(lái)的影響，還要同時(shí)考慮提供偏置電流。如果采用固定電流源給放大管提供電流，由于跨導(dǎo)必須大于起振條件，會(huì)造成功耗的浪費(fèi)，因此引入自動(dòng)增益控制電路，引入AGC 結(jié)構(gòu)，起振之后，隨著振幅的增加，通過(guò)反饋來(lái)調(diào)節(jié)放大管的電流，使電流不但可以獨(dú)立于電源電壓的變化，而且可以隨著振幅的變化而反向變化，平衡后MOS 管工作在亞閾區(qū)，形成更為合理的靜態(tài)工作點(diǎn)的控制方式。圖2 中M0 是放大管，M1，M3，M5 構(gòu)成電流偏置電路，電阻Rf跨接在M0 的柵漏之間，作為M0 的自偏置，取值200kΩ。剛起振的時(shí)候通過(guò)M1 鏡像的電流很大，M0 柵上的直流電壓較大，使得M0的漏電流很大，通過(guò)M4 與M2 的鏡像作用，使得流經(jīng)放大管M3 的漏電流較大，M3 管的增益很大。當(dāng)振蕩器開(kāi)始工作時(shí)，振幅逐漸變大，通過(guò)R2，C2，C4 的濾波作用，也就是使得M2 柵壓下降，電流減小，通過(guò)M5 管與M1 管的鏡像作用，使得流經(jīng)放大管M0 的漏電流減小，最后達(dá)到平衡狀態(tài)。這樣構(gòu)成負(fù)反饋，通過(guò)AGC 限制晶體振蕩器輸出波形的振幅，從而自動(dòng)調(diào)整電路的工作點(diǎn)，提高了穩(wěn)定性，減小了功耗。R4，M6 構(gòu)成啟動(dòng)電路，M2，M3，M4，M5，R3 構(gòu)成簡(jiǎn)單的與電源無(wú)關(guān)的電流產(chǎn)生電路。采用自動(dòng)增益控制的一個(gè)最主要的優(yōu)點(diǎn)在于可以避免由于石英晶體的過(guò)驅(qū)動(dòng)引入的諧波失真，當(dāng)石英晶體的兩端電壓過(guò)大時(shí)，會(huì)加大諧波分量，引入自動(dòng)增益控制電路，可以啟動(dòng)時(shí)加大電流，在穩(wěn)定振蕩后，減小電流，一方面保證正常啟動(dòng)，同時(shí)可以減小振動(dòng)幅度，提高頻譜純度，延遲石英晶體的老化。

圖2 本文設(shè)計(jì)的晶體振蕩器電路圖

4晶體振蕩器芯片系統(tǒng)電路結(jié)構(gòu)及原理

文中所設(shè)計(jì)的晶體振蕩器芯片系統(tǒng)框圖如圖3所示，其基本工作原理為：OSC振蕩電路以噪聲作為起振的原始激勵(lì)信號(hào)，輸出穩(wěn)定的正弦信號(hào)；OSC_BUFFER振蕩輸出緩沖電路對(duì)前一級(jí)輸出的正弦信號(hào)進(jìn)行放大整形，得到占空比為50%的方波信號(hào)；分頻電路對(duì)輸出的方波信號(hào)進(jìn)行頻率調(diào)整，以得到適合不同頻率信號(hào)源；頻率調(diào)整后的方波信號(hào)通過(guò)高性能的輸出緩沖電路，提高芯片的帶負(fù)載能力，為各種電子系統(tǒng)提供準(zhǔn)確的頻率基準(zhǔn)源。

圖3 晶體振蕩器芯片系統(tǒng)框圖

5 測(cè)試結(jié)果

晶體振蕩器電路采用了0.18um CMOS 工藝流片，經(jīng)過(guò)測(cè)試，采用示波器觀察晶振兩端輸出波形。電路穩(wěn)定振蕩在4.0051MHz 上，波形全擺幅為866mV，具有較大的振幅和較好的抗干擾能力。

6 結(jié)論

本文成功地設(shè)計(jì)了一款低功耗、輸出高穩(wěn)定性的晶體振蕩器芯片，測(cè)試結(jié)果顯示，頻率精度較高，振蕩穩(wěn)定性好，而且版圖面積較小，滿(mǎn)足射頻接收芯片系統(tǒng)要求。

參考文獻(xiàn)：

[1] 陳建立，傅金，朱培生，張波. 一種高精度高穩(wěn)定性振蕩器的設(shè)計(jì)[J]. 微電子學(xué). 2011（01）.

[2] 曾健平，王閬，何先良，葉英，謝海情. 石英晶體振蕩器的集成化設(shè)計(jì)[J]. 微電子學(xué)與計(jì)算機(jī). 2009（02）

[3] 鮑鈺文，徐瑤. 一種高性能時(shí)鐘晶體振蕩器電路設(shè)計(jì)[J]. 電子科技. 2014（05）

[4] 陳明潔. 高性能的壓控振蕩調(diào)頻電路設(shè)計(jì)與分析[J]. 機(jī)電信息. 2014（09）endprint

摘要：本文采用0.18um CMOS 工藝設(shè)計(jì)了一種4MHz 的Pierce 晶體振蕩器，主要應(yīng)用于射頻接收系統(tǒng)。該芯片采用自動(dòng)增益控制（AGC）結(jié)構(gòu)，提高了頻率穩(wěn)定性，降低了功耗。流片測(cè)試結(jié)果顯示，在1.8V 電源電壓下，輸出頻率具有較好的精度，最大的頻率誤差為0.1% ，在1.8V 電源電壓下，消耗電流500 nA ，版圖面積為100um×250um，滿(mǎn)足射頻收發(fā)芯片低功耗、高穩(wěn)定性、和版圖面積小的要求。

關(guān)鍵詞：Pierce 晶體振蕩器；自動(dòng)增益控制；低功耗

1 引言

最近幾年，隨著無(wú)線通訊系統(tǒng)的迅猛發(fā)展以及半導(dǎo)體產(chǎn)業(yè)的興盛，射頻集成電路的研究得到了廣泛重視。低成本，低功耗的無(wú)線收發(fā)終端的設(shè)計(jì)已成為一個(gè)重要的研究課題。頻率綜合器是無(wú)線收發(fā)器的一個(gè)重要模塊，而壓控振蕩器（VCXO）又是頻率綜合器中最核心的組成部分。目前，包括無(wú)源電感和無(wú)源電容在內(nèi)的無(wú)源器件已經(jīng)可以實(shí)現(xiàn)片上解決，采用CMOS工藝，將整個(gè)射頻前端集成在芯片內(nèi)，已經(jīng)成為業(yè)界研究的熱點(diǎn)。本文基于負(fù)阻分析模型，設(shè)計(jì)了一種4MHz 石英晶體振蕩器，具有較好的相位噪聲性能和較低的功耗，除石英晶體外，電路全部集成在射頻芯片內(nèi)作為鎖相環(huán)路的高精度頻率參考源。

2 Pierce 石英晶體振蕩器的基本結(jié)構(gòu)

由于Pierce 結(jié)構(gòu)的在晶體振蕩器穩(wěn)定性和容易起振方面優(yōu)于Colpitts 振蕩器，故選用Pierce 電路結(jié)構(gòu)，如圖1（a）所示，C1、C2 與外接晶體諧振器接于芯片外部晶體振蕩器XTAL 的兩端，構(gòu)成諧振回路，NMOS 管M0 是放大管。圖1（b）是相應(yīng)的小信號(hào)等效電路圖，其中電感Ls、串聯(lián)電容Cs、并聯(lián)電容Cp、電阻Rs 構(gòu)成晶體諧振器XTAL 的等效電路。晶體的串聯(lián)諧振頻率f2S=1/（2π*LSCS）和并聯(lián)諧振頻率fP2=1/（2π*LS）（1/CP+1/CP），為了使振蕩器有良好的穩(wěn)定性和預(yù)測(cè)性，應(yīng)該使振蕩頻率接近串聯(lián)諧振頻率[1]。晶體振蕩器必須滿(mǎn)足兩個(gè)條件才能振蕩，振蕩器的環(huán)路增益必須大于1。振蕩器的相移必須等于0，相移由反向放大器和晶體的相移組成。通過(guò)網(wǎng)絡(luò)分析儀測(cè)試我們得到該石英晶體模型的各個(gè)參數(shù)為：Cm=20fF，Lm=79.157mH，Rm=50Ω，C0=7pF。后面我們電路設(shè)計(jì)的性能優(yōu)化全部基于這個(gè)石英晶體模型。

3 帶自動(dòng)增益控制的Pierce 振蕩器

由于低功耗和頻率穩(wěn)定性的考慮，石英晶體振蕩器一般包括晶體振蕩器電路，反向放大器，偏置電路和峰值檢測(cè)器，采用了自動(dòng)增益控制（AGC）技術(shù)，晶體當(dāng)前的增益由閉環(huán)回路自動(dòng)控制，峰值檢測(cè)電路比較參考信號(hào)和振蕩信號(hào)大小，產(chǎn)生一個(gè)反饋信號(hào)控制偏置電路，進(jìn)而控制反向放大器的增益，單純使用偏置電壓穩(wěn)定電路的靜態(tài)工作點(diǎn)是不夠的，因?yàn)榉糯蠊苓€會(huì)受到電源電壓下降等帶來(lái)的影響，還要同時(shí)考慮提供偏置電流。如果采用固定電流源給放大管提供電流，由于跨導(dǎo)必須大于起振條件，會(huì)造成功耗的浪費(fèi)，因此引入自動(dòng)增益控制電路，引入AGC 結(jié)構(gòu)，起振之后，隨著振幅的增加，通過(guò)反饋來(lái)調(diào)節(jié)放大管的電流，使電流不但可以獨(dú)立于電源電壓的變化，而且可以隨著振幅的變化而反向變化，平衡后MOS 管工作在亞閾區(qū)，形成更為合理的靜態(tài)工作點(diǎn)的控制方式。圖2 中M0 是放大管，M1，M3，M5 構(gòu)成電流偏置電路，電阻Rf跨接在M0 的柵漏之間，作為M0 的自偏置，取值200kΩ。剛起振的時(shí)候通過(guò)M1 鏡像的電流很大，M0 柵上的直流電壓較大，使得M0的漏電流很大，通過(guò)M4 與M2 的鏡像作用，使得流經(jīng)放大管M3 的漏電流較大，M3 管的增益很大。當(dāng)振蕩器開(kāi)始工作時(shí)，振幅逐漸變大，通過(guò)R2，C2，C4 的濾波作用，也就是使得M2 柵壓下降，電流減小，通過(guò)M5 管與M1 管的鏡像作用，使得流經(jīng)放大管M0 的漏電流減小，最后達(dá)到平衡狀態(tài)。這樣構(gòu)成負(fù)反饋，通過(guò)AGC 限制晶體振蕩器輸出波形的振幅，從而自動(dòng)調(diào)整電路的工作點(diǎn)，提高了穩(wěn)定性，減小了功耗。R4，M6 構(gòu)成啟動(dòng)電路，M2，M3，M4，M5，R3 構(gòu)成簡(jiǎn)單的與電源無(wú)關(guān)的電流產(chǎn)生電路。采用自動(dòng)增益控制的一個(gè)最主要的優(yōu)點(diǎn)在于可以避免由于石英晶體的過(guò)驅(qū)動(dòng)引入的諧波失真，當(dāng)石英晶體的兩端電壓過(guò)大時(shí)，會(huì)加大諧波分量，引入自動(dòng)增益控制電路，可以啟動(dòng)時(shí)加大電流，在穩(wěn)定振蕩后，減小電流，一方面保證正常啟動(dòng)，同時(shí)可以減小振動(dòng)幅度，提高頻譜純度，延遲石英晶體的老化。

圖2 本文設(shè)計(jì)的晶體振蕩器電路圖

4晶體振蕩器芯片系統(tǒng)電路結(jié)構(gòu)及原理

文中所設(shè)計(jì)的晶體振蕩器芯片系統(tǒng)框圖如圖3所示，其基本工作原理為：OSC振蕩電路以噪聲作為起振的原始激勵(lì)信號(hào)，輸出穩(wěn)定的正弦信號(hào)；OSC_BUFFER振蕩輸出緩沖電路對(duì)前一級(jí)輸出的正弦信號(hào)進(jìn)行放大整形，得到占空比為50%的方波信號(hào)；分頻電路對(duì)輸出的方波信號(hào)進(jìn)行頻率調(diào)整，以得到適合不同頻率信號(hào)源；頻率調(diào)整后的方波信號(hào)通過(guò)高性能的輸出緩沖電路，提高芯片的帶負(fù)載能力，為各種電子系統(tǒng)提供準(zhǔn)確的頻率基準(zhǔn)源。

圖3 晶體振蕩器芯片系統(tǒng)框圖

5 測(cè)試結(jié)果

晶體振蕩器電路采用了0.18um CMOS 工藝流片，經(jīng)過(guò)測(cè)試，采用示波器觀察晶振兩端輸出波形。電路穩(wěn)定振蕩在4.0051MHz 上，波形全擺幅為866mV，具有較大的振幅和較好的抗干擾能力。

6 結(jié)論

本文成功地設(shè)計(jì)了一款低功耗、輸出高穩(wěn)定性的晶體振蕩器芯片，測(cè)試結(jié)果顯示，頻率精度較高，振蕩穩(wěn)定性好，而且版圖面積較小，滿(mǎn)足射頻接收芯片系統(tǒng)要求。

參考文獻(xiàn)：

[1] 陳建立，傅金，朱培生，張波. 一種高精度高穩(wěn)定性振蕩器的設(shè)計(jì)[J]. 微電子學(xué). 2011（01）.

[2] 曾健平，王閬，何先良，葉英，謝海情. 石英晶體振蕩器的集成化設(shè)計(jì)[J]. 微電子學(xué)與計(jì)算機(jī). 2009（02）

[3] 鮑鈺文，徐瑤. 一種高性能時(shí)鐘晶體振蕩器電路設(shè)計(jì)[J]. 電子科技. 2014（05）

[4] 陳明潔. 高性能的壓控振蕩調(diào)頻電路設(shè)計(jì)與分析[J]. 機(jī)電信息. 2014（09）endprint

摘要：本文采用0.18um CMOS 工藝設(shè)計(jì)了一種4MHz 的Pierce 晶體振蕩器，主要應(yīng)用于射頻接收系統(tǒng)。該芯片采用自動(dòng)增益控制（AGC）結(jié)構(gòu)，提高了頻率穩(wěn)定性，降低了功耗。流片測(cè)試結(jié)果顯示，在1.8V 電源電壓下，輸出頻率具有較好的精度，最大的頻率誤差為0.1% ，在1.8V 電源電壓下，消耗電流500 nA ，版圖面積為100um×250um，滿(mǎn)足射頻收發(fā)芯片低功耗、高穩(wěn)定性、和版圖面積小的要求。

關(guān)鍵詞：Pierce 晶體振蕩器；自動(dòng)增益控制；低功耗

1 引言

最近幾年，隨著無(wú)線通訊系統(tǒng)的迅猛發(fā)展以及半導(dǎo)體產(chǎn)業(yè)的興盛，射頻集成電路的研究得到了廣泛重視。低成本，低功耗的無(wú)線收發(fā)終端的設(shè)計(jì)已成為一個(gè)重要的研究課題。頻率綜合器是無(wú)線收發(fā)器的一個(gè)重要模塊，而壓控振蕩器（VCXO）又是頻率綜合器中最核心的組成部分。目前，包括無(wú)源電感和無(wú)源電容在內(nèi)的無(wú)源器件已經(jīng)可以實(shí)現(xiàn)片上解決，采用CMOS工藝，將整個(gè)射頻前端集成在芯片內(nèi)，已經(jīng)成為業(yè)界研究的熱點(diǎn)。本文基于負(fù)阻分析模型，設(shè)計(jì)了一種4MHz 石英晶體振蕩器，具有較好的相位噪聲性能和較低的功耗，除石英晶體外，電路全部集成在射頻芯片內(nèi)作為鎖相環(huán)路的高精度頻率參考源。

2 Pierce 石英晶體振蕩器的基本結(jié)構(gòu)

由于Pierce 結(jié)構(gòu)的在晶體振蕩器穩(wěn)定性和容易起振方面優(yōu)于Colpitts 振蕩器，故選用Pierce 電路結(jié)構(gòu)，如圖1（a）所示，C1、C2 與外接晶體諧振器接于芯片外部晶體振蕩器XTAL 的兩端，構(gòu)成諧振回路，NMOS 管M0 是放大管。圖1（b）是相應(yīng)的小信號(hào)等效電路圖，其中電感Ls、串聯(lián)電容Cs、并聯(lián)電容Cp、電阻Rs 構(gòu)成晶體諧振器XTAL 的等效電路。晶體的串聯(lián)諧振頻率f2S=1/（2π*LSCS）和并聯(lián)諧振頻率fP2=1/（2π*LS）（1/CP+1/CP），為了使振蕩器有良好的穩(wěn)定性和預(yù)測(cè)性，應(yīng)該使振蕩頻率接近串聯(lián)諧振頻率[1]。晶體振蕩器必須滿(mǎn)足兩個(gè)條件才能振蕩，振蕩器的環(huán)路增益必須大于1。振蕩器的相移必須等于0，相移由反向放大器和晶體的相移組成。通過(guò)網(wǎng)絡(luò)分析儀測(cè)試我們得到該石英晶體模型的各個(gè)參數(shù)為：Cm=20fF，Lm=79.157mH，Rm=50Ω，C0=7pF。后面我們電路設(shè)計(jì)的性能優(yōu)化全部基于這個(gè)石英晶體模型。

3 帶自動(dòng)增益控制的Pierce 振蕩器

由于低功耗和頻率穩(wěn)定性的考慮，石英晶體振蕩器一般包括晶體振蕩器電路，反向放大器，偏置電路和峰值檢測(cè)器，采用了自動(dòng)增益控制（AGC）技術(shù)，晶體當(dāng)前的增益由閉環(huán)回路自動(dòng)控制，峰值檢測(cè)電路比較參考信號(hào)和振蕩信號(hào)大小，產(chǎn)生一個(gè)反饋信號(hào)控制偏置電路，進(jìn)而控制反向放大器的增益，單純使用偏置電壓穩(wěn)定電路的靜態(tài)工作點(diǎn)是不夠的，因?yàn)榉糯蠊苓€會(huì)受到電源電壓下降等帶來(lái)的影響，還要同時(shí)考慮提供偏置電流。如果采用固定電流源給放大管提供電流，由于跨導(dǎo)必須大于起振條件，會(huì)造成功耗的浪費(fèi)，因此引入自動(dòng)增益控制電路，引入AGC 結(jié)構(gòu)，起振之后，隨著振幅的增加，通過(guò)反饋來(lái)調(diào)節(jié)放大管的電流，使電流不但可以獨(dú)立于電源電壓的變化，而且可以隨著振幅的變化而反向變化，平衡后MOS 管工作在亞閾區(qū)，形成更為合理的靜態(tài)工作點(diǎn)的控制方式。圖2 中M0 是放大管，M1，M3，M5 構(gòu)成電流偏置電路，電阻Rf跨接在M0 的柵漏之間，作為M0 的自偏置，取值200kΩ。剛起振的時(shí)候通過(guò)M1 鏡像的電流很大，M0 柵上的直流電壓較大，使得M0的漏電流很大，通過(guò)M4 與M2 的鏡像作用，使得流經(jīng)放大管M3 的漏電流較大，M3 管的增益很大。當(dāng)振蕩器開(kāi)始工作時(shí)，振幅逐漸變大，通過(guò)R2，C2，C4 的濾波作用，也就是使得M2 柵壓下降，電流減小，通過(guò)M5 管與M1 管的鏡像作用，使得流經(jīng)放大管M0 的漏電流減小，最后達(dá)到平衡狀態(tài)。這樣構(gòu)成負(fù)反饋，通過(guò)AGC 限制晶體振蕩器輸出波形的振幅，從而自動(dòng)調(diào)整電路的工作點(diǎn)，提高了穩(wěn)定性，減小了功耗。R4，M6 構(gòu)成啟動(dòng)電路，M2，M3，M4，M5，R3 構(gòu)成簡(jiǎn)單的與電源無(wú)關(guān)的電流產(chǎn)生電路。采用自動(dòng)增益控制的一個(gè)最主要的優(yōu)點(diǎn)在于可以避免由于石英晶體的過(guò)驅(qū)動(dòng)引入的諧波失真，當(dāng)石英晶體的兩端電壓過(guò)大時(shí)，會(huì)加大諧波分量，引入自動(dòng)增益控制電路，可以啟動(dòng)時(shí)加大電流，在穩(wěn)定振蕩后，減小電流，一方面保證正常啟動(dòng)，同時(shí)可以減小振動(dòng)幅度，提高頻譜純度，延遲石英晶體的老化。

圖2 本文設(shè)計(jì)的晶體振蕩器電路圖

4晶體振蕩器芯片系統(tǒng)電路結(jié)構(gòu)及原理

文中所設(shè)計(jì)的晶體振蕩器芯片系統(tǒng)框圖如圖3所示，其基本工作原理為：OSC振蕩電路以噪聲作為起振的原始激勵(lì)信號(hào)，輸出穩(wěn)定的正弦信號(hào)；OSC_BUFFER振蕩輸出緩沖電路對(duì)前一級(jí)輸出的正弦信號(hào)進(jìn)行放大整形，得到占空比為50%的方波信號(hào)；分頻電路對(duì)輸出的方波信號(hào)進(jìn)行頻率調(diào)整，以得到適合不同頻率信號(hào)源；頻率調(diào)整后的方波信號(hào)通過(guò)高性能的輸出緩沖電路，提高芯片的帶負(fù)載能力，為各種電子系統(tǒng)提供準(zhǔn)確的頻率基準(zhǔn)源。

圖3 晶體振蕩器芯片系統(tǒng)框圖

5 測(cè)試結(jié)果

晶體振蕩器電路采用了0.18um CMOS 工藝流片，經(jīng)過(guò)測(cè)試，采用示波器觀察晶振兩端輸出波形。電路穩(wěn)定振蕩在4.0051MHz 上，波形全擺幅為866mV，具有較大的振幅和較好的抗干擾能力。

6 結(jié)論

本文成功地設(shè)計(jì)了一款低功耗、輸出高穩(wěn)定性的晶體振蕩器芯片，測(cè)試結(jié)果顯示，頻率精度較高，振蕩穩(wěn)定性好，而且版圖面積較小，滿(mǎn)足射頻接收芯片系統(tǒng)要求。

參考文獻(xiàn)：

[1] 陳建立，傅金，朱培生，張波. 一種高精度高穩(wěn)定性振蕩器的設(shè)計(jì)[J]. 微電子學(xué). 2011（01）.

[2] 曾健平，王閬，何先良，葉英，謝海情. 石英晶體振蕩器的集成化設(shè)計(jì)[J]. 微電子學(xué)與計(jì)算機(jī). 2009（02）

[3] 鮑鈺文，徐瑤. 一種高性能時(shí)鐘晶體振蕩器電路設(shè)計(jì)[J]. 電子科技. 2014（05）

[4] 陳明潔. 高性能的壓控振蕩調(diào)頻電路設(shè)計(jì)與分析[J]. 機(jī)電信息. 2014（09）endprint