閆 瀟,王俊宇
(復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點實驗室,上海201203)
隨著集成電路技術(shù)的發(fā)展,片上系統(tǒng)(System on Chip,SoC)因其在功耗、面積及成本上的優(yōu)勢逐漸替代了分離器件.在植入式醫(yī)療電子應(yīng)用領(lǐng)域,為了實現(xiàn)無線可植入的應(yīng)用需求,生物醫(yī)療電子系統(tǒng)應(yīng)盡可能地降低能量消耗[1-2].作為生物醫(yī)療電子系統(tǒng)必不可少的模塊,模數(shù)轉(zhuǎn)換器(Analog-to-Digital Convertor,ADC)將反映人體生理特征的電化學(xué)模擬信號轉(zhuǎn)化為數(shù)字信號,以便后續(xù)電路的處理.由于醫(yī)療電子領(lǐng)域的生物信號具有低頻特性并且容易受到人體內(nèi)外噪聲的干擾,因此一個低功耗、中等精度和速度的逐次逼近型(Successive Approximation Register,SAR)模數(shù)轉(zhuǎn)換器非常適合于醫(yī)療電子領(lǐng)域的應(yīng)用[3].
本文針對植入式醫(yī)療電子的應(yīng)用設(shè)計了一款低功耗8位逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC),并且進行了流片驗證.為了降低功耗,SAR ADC采樣開關(guān)采用無源的NMOS和PMOS對,子數(shù)模轉(zhuǎn)換器由沒有任何靜態(tài)功耗的電容陣列構(gòu)成,比較器采用了優(yōu)化的動態(tài)比較器.為了減小動態(tài)比較器的失調(diào)電壓,在保持比較器MOS管總尺寸不變的情況下,對動態(tài)比較器的各個MOS管的尺寸進行了優(yōu)化.設(shè)計的SAR ADC在采樣速率為100 kS/s時功耗為3.2μW.
植入式醫(yī)療電子系統(tǒng)中的ADC一般不需要很高的采樣率[4],例如心電圖(ECG)、腦電圖(EEG)、肌電圖(EMG)、葡萄糖傳感器輸出信號、脫氧核糖核酸(DNA)響應(yīng)信號等的頻率一般都低于100 kHz(表1).此外,這些生物信號容易受到體內(nèi)外各種噪聲的干擾,8位分辨率的SAR ADC足以滿足精度要求.因此,本論文的設(shè)計目標為低功耗中等精度的SAR ADC.采用差分結(jié)構(gòu)的SAR ADC雖然能獲得更高的精度但會有更多的功耗,因此所有子電路都采用了單端結(jié)構(gòu).SAR ADC結(jié)構(gòu)如圖1所示,包含采樣保持電路、二進制權(quán)重的電容子數(shù)模轉(zhuǎn)換器陣列(DAC)、動態(tài)比較器(Comparator)和逐次逼近邏輯控制器(SAR Logic Controller).
圖1 SAR ADC電路結(jié)構(gòu)Fig.1 Architecture of proposed SAR ADC
本文設(shè)計的SAR ADC的采樣保持開關(guān)分為兩類(圖1):開關(guān)S0,與電容陣列上極板及比較器輸入端相連;開關(guān)S1~S9,與電容陣列下極板或者低阻源(輸入信號源或者參考電壓源)相連.SAR ADC中開關(guān)的溝道電荷注入效應(yīng)和時鐘饋通效應(yīng)等非理想特性有可能會引起電路的非線性,從而使得SAR ADC精度下降.當比較器工作于比較周期時,開關(guān)S1~S9由于溝道電荷注入效應(yīng)以及時鐘饋通效應(yīng)產(chǎn)生的非理想電荷會被參考電壓源吸收,因而不會影響比較器的輸出.所以開關(guān)S1~S9不需考慮其自身非理想效應(yīng)的影響,只需采用NMOS和PMOS互補結(jié)構(gòu),以保證其導(dǎo)通電阻在0~Vdd(電源電壓)范圍內(nèi)基本保持恒定即可.與S1~S9不同,在比較器的比較階段,開關(guān)S0產(chǎn)生的非理想電荷會被電容陣列的上極板保持,使得電容陣列的輸出值與采樣信號的實際值產(chǎn)生一個偏差,從而影響比較器的輸出,降低SAR ADC精度.為了減小溝道電荷注入效應(yīng)以及時鐘饋通的影響,在NMOS和PMOS互補開關(guān)(M1,M2)的基礎(chǔ)上添加了兩個額外的MOS管(M3,M4)(圖2),其中M3與M4的尺寸分別為M1,M2的一半.后仿真結(jié)果表明,開關(guān)S0的有效位為10.1位,滿足了SAR ADC的精度要求.
表1 人體生物信號及其頻率Tab.1 Frequencies of biomedical signals in human body
圖2 開關(guān)S0電路圖Fig.2 Schematic of switch S0
相比于靜態(tài)比較器,動態(tài)比較器沒有靜態(tài)功耗,并且其動態(tài)電流只存在于比較周期的最初階段,因而非常適用于低功耗的應(yīng)用.本文設(shè)計了一個低功耗、低失調(diào)電壓的動態(tài)比較器(圖3).此動態(tài)比較器有兩個工作周期:復(fù)位周期和比較周期.當Vclk為低電平時,比較器處于復(fù)位周期,此時輸出端Von和Vop被復(fù)位到低電平;由于MOS管M9關(guān)斷,整個比較器沒有靜態(tài)電流流過;MOS管M10用來消除前一個周期的遲滯效應(yīng).當Vclk為低電平時,比較器處于比較周期,此時M3~M6構(gòu)成一個正反饋回路,該回路檢測輸入端Vin和Vip信號的電壓差,并將此電壓差進行放大和鎖存,從而使得Von和Vop分別輸出高電平或者低電平;當比較器輸出穩(wěn)定時,整個比較器模塊不再消耗任何電流.
動態(tài)比較器面臨的最大問題是具有較大的隨機失調(diào)電壓(包含靜態(tài)失調(diào)電壓和動態(tài)失調(diào)電壓)[5].失調(diào)電壓一般包含MOS管閾值電壓(VT)的失調(diào)、MOS管尺寸(W/L)的失調(diào)以及工藝(Cox)的失調(diào)等.這些失調(diào)可以通過加大MOS管的尺寸來減小,但是大的尺寸意味著電路具有更大的寄生電容以及更多的功耗.本設(shè)計采取的策略是,分析動態(tài)比較器中各MOS管對失調(diào)電壓的貢獻大小,在保證總尺寸不變的情況下,對各MOS管的尺寸進行優(yōu)化,以實現(xiàn)比較器在面積、功耗以及失調(diào)電壓之間的折衷.各MOS管對失調(diào)電壓的貢獻用等效輸入失調(diào)電壓來分析.由公式(1)可見,輸入MOS管對(M1和M2)對等效輸入失調(diào)電壓的貢獻最大.
圖3 動態(tài)比較器電路圖Fig.3 Schematic of dynamic comparator
其中ΔVT為M1和M2的閾值電壓失調(diào),Vgs為M1和M2的柵極源極之間的電壓差,ΔRL/RL和Δβ/β分別為比較器的負載失調(diào)和增益因子失調(diào).由于比較器的等效輸入失調(diào)電壓隨著過驅(qū)動電壓(Vgs-VT)的改變而改變,故將M1和M2的尺寸設(shè)置為最大.對于M3~M6,它們對等效輸入失調(diào)電壓的貢獻為自身的失調(diào)除以M1和M2的電壓增益,因而M3~M6對等效輸入失調(diào)電壓的貢獻相對較小,所以設(shè)計為中等尺寸.對于控制管M7~M10,它們對等效輸入失調(diào)電壓的貢獻幾乎可以忽略不計,因而采用最小的設(shè)計尺寸.此外,比較器的失調(diào)電壓還取決于負載電容的失配.為解決此問題,兩個反相器被嵌入到比較的輸出結(jié)點以隔離負載電容不匹配對等效輸入失調(diào)電壓的影響,同時反相器還能對比較器的輸出波形進行整形,增加比較器的驅(qū)動能力.
除失調(diào)電壓外,還需考慮比較器的速率限制.對于8位100 kS/s的SAR ADC而言,其每一次轉(zhuǎn)換需要10個時鐘周期來完成,這意味著比較器的速率不能小于1 MHz.這里,考慮到比較器的輸出精度在0.1%時,其建立時間必須為時間常數(shù)的7倍.綜合上述因素,比較器的延時實際應(yīng)小于100μs.
SAR ADC中子數(shù)模轉(zhuǎn)換器可以由多種方式實現(xiàn),比如電阻串、電流舵或者電容陣列.其中電容陣列子數(shù)模轉(zhuǎn)換器不消耗靜態(tài)功耗,因而非常適用于低功耗的實現(xiàn).對于實際的工藝實現(xiàn)而言,電容的匹配性比電阻好,因而容易獲得相對高的精度.二進制電容子數(shù)模轉(zhuǎn)換器的電路實現(xiàn)如圖1所示.二進制電容陣列由單位電容C0組合而成,C0電容值的選取需要在面積、功耗和失配之間進行折衷.
二進制電容子陣列雖然功耗低,但其微分非線性(DNL)和積分非線性(INL)往往較大[6].DNL最壞的情況出現(xiàn)在最高位和次高位的轉(zhuǎn)換過程中,此時最高位2N—1個的電容關(guān)斷/連接,低位的2N—1-1的獨立電容連接/關(guān)斷.假設(shè)單位電容C0的偏差符合高斯分布并用σ(C)表示,那么最高位和次高位的轉(zhuǎn)換誤差可以表示為:
σ(ΔC)可以表征電容失配對DNL的影響.顯然,最高位σ(ΔC)的值大于其余低位的值.公式(3)中的σ(C)/C可以表示為:
其中W和L分別為單位電容C0的寬和長,S為面積.在0.13μm 1P8M工藝中,S的值為0.496μm2.在本文中,采用金屬-絕緣層-金屬(Metal-Insulator-Metal,MIM)實現(xiàn)的C0的值選定為40 fF,以實現(xiàn)功耗、面積和精度的折衷.后仿真結(jié)果表明,DNL標準偏差為0.2 LSB.
SAR ADC產(chǎn)生各類控制信號用于控制采樣保持開關(guān),動態(tài)比較器以及子數(shù)模轉(zhuǎn)換器.此8位SAR ADC每完成一次數(shù)據(jù)轉(zhuǎn)換需要10個時鐘周期:第一個周期為采樣周期;第二個周期到第9個周期,SAR ADC依次產(chǎn)生D8~D1八位數(shù)字輸出,并保存在寄存器中;最后一個周期,寄存器輸出8位數(shù)字信號.SAR ADC由標準CMOS工藝實現(xiàn),其功耗為[7]:
其中,fclk表示時鐘頻率,Ctot為電路的電容(包含電容陣列以及寄生電容),α(Vin)為與輸入信號相關(guān)的開關(guān)頻率因子.顯然,隨著Vdd(電源電壓)的下降,逐次逼近邏輯控制器功耗下降.為降低功耗,SAR ADC的邏輯門采用了最小尺寸.
芯片在0.13μm CMOS工藝下流片,SAR ADC為整個植入式葡萄糖傳感器接口電路芯片的一部分,因而SAR ADC芯片的顯微鏡截圖不含輸出引腳.整個SAR ADC的面積為0.08 mm2(圖4).
圖5給出了SAR ADC DNL和INL的測試結(jié)果.測試激勵信號為峰值Vpp為1.2倍的滿擺幅(1 V),頻率為377 Hz的正弦信號,ADC采樣頻率為100 kHz.測試結(jié)果表明,DNL的值為 -0.15 LSB/+0.15 LSB,INL的值在-0.35 LSB 和 +0.23 LSB.
圖4 SAR ADC芯片照片F(xiàn)ig.4 Photo of SAR ADC chip
圖5 SAR ADC靜態(tài)測試結(jié)果Fig.5 Measured DNL and INL of SAR ADC
輸入信號為接近滿擺幅(1 V),頻率為9.37 kHz的正弦信號輸出頻譜如圖6所示.該SAR ADC的信號噪聲失真比(SNDR)為49.2 dB,動態(tài)無雜散范圍(SFDR)為63 dB,有效位(ENOB)為7.8位.
圖7給出了有效位(ENOB)與輸入頻率之間的對應(yīng)圖.有效位(ENOB)即使在輸入信號接近奈奎斯特頻率時也沒有明顯的衰減,這意味著SAR ADC具有很大的有效位帶寬(ERBW).
圖6 SAR ADC輸出頻譜Fig.6 Measured output spectrum of SAR ADC
圖7 ENOB隨輸入頻率變化圖Fig.7 Measured ENOB versus input frequencies
ADC的優(yōu)值(Figure of Merit,F(xiàn)oM)衡量了模數(shù)轉(zhuǎn)換器轉(zhuǎn)換一步所消耗的能量.FoM的定義式為:
該SAR ADC在電源電壓為1.2 V且采樣頻率為100 kHz時,功耗為3.2μW.那么該SAR ADC的FoM為143 fJ/conversion-step.
表2給出了該SAR ADC與其他醫(yī)療電子應(yīng)用的SAR ADC的性能比較.該SAR ADC獲得的有效位數(shù)較高,同時DNL和INL的測試結(jié)果都比較小.但是功耗和FoM介于所比較的SAR ADC[4,8-10]之間.
表2 與其他植入式醫(yī)療電子的SAR ADC的性能比較Tab.2 Comparison of SAR ADCs in biomedical applications
本文針對植入式醫(yī)療電子應(yīng)用設(shè)計了一款低功耗的8位100 kS/s SAR ADC,并且進行了流片驗證.SAR ADC采樣開關(guān)采用無源的NMOS和PMOS對,子數(shù)模轉(zhuǎn)器為二進制電容陣列,比較器采用了優(yōu)化的動態(tài)比較器.測試結(jié)果表明,當輸入測試信號為9.37 kHz時,該SAR ADC的信號噪聲失真比(SNDR)為49.2 dB,動態(tài)無雜散范圍(SFDR)為63 dB,有效位(ENOB)為7.8位.其微分非線性(DNL)和積分非線性(INL)分別為 -0.15/+0.15 LSB 和 -0.35/+0.23 LSB,優(yōu)值(FoM)為143 fJ/conversion-step,在電源電壓為1.2 V 時,SAR ADC 功耗為3.2μW.
[1]Lee K H,Kung S Y,Verma N Verma,N.Improving kernel-energy trade-offs for machine learning in implantable and wearable biomedical applications[C]∥ Acoustics,Speech and Signal Processing,IEEE International Conference on(ICASSP).Prague,Czech Republic:IEEE Press,2011:1597-1600.
[2]Kim H,Yazicioglu R F,Kim S,et al.A configurable and low-power mixed signal SoC for portable ECG monitoring applications[C]∥Symposiumon VLSI Circuits.Honolulu,HI,USA:VLSI,2013:1-11.
[3]Scott M D,Boser B E,Pister K SJ.An ultralow-energy ADCfor smart dust[J].IEEE Journal of Solid-State Circuits,2003,38(7):1123-1129.
[4]Lee SY,Cheng C J,Wang C P,et al.A 1-V 8-bit 0.95mW successive approximation ADC for biosignal acquisition systems[C]∥IEEE International Symposium on Circuits and Systems(ISCAS).Taipei,China:IEEE Press,2009:649-652.
[5]He J,Zhan S,Chen D,et al.Analyses of Static and Dynamic Random Offset Voltages in Dynamic Comparators[J].IEEE Transactions on Biomedical Circuits and Systems,2009,56(5):911-918.
[6]Van den Bosch A,Borremans M A F,Steyaert M S J,et al.A 10-bit 1-GSample/s Nyquist current-steering CMOSD/A converter[J].IEEE Journal of Solid-State Circuits,2009,36(3):315-324.
[7]Hong H C,Lee G M.A 65-fJ/conversion-step 0.9-V 200-kS/s rail-to-rail 8-bit successive approximation ADC[J].IEEE Journal of Solid-State Circuits,2009,42(10):2161-2168.
[8]Chang Y K,Wang CS,Wang CK.A 8-bit 500-KS/s low power SAR ADCfor bio-medical applications[C]∥Solid-State Circuits Conference of Asia(ASSCC).Jeju,Korea:IEEE Press,2007:228-231.
[9]Pang W Y,Wang CS,Chang Y K,et al.A 10-bit 500-KS/s low power SAR ADCwith splitting comparator for bio-medical applications[C]∥Solid-State Circuits Conference of Asia(ASSCC).Taipei,China:IEEE Press,2009:149-152.
[10]Chow H C,Chen Y H.1V 10-bit successive approximation ADC for low power biomedical applications[C]∥18th European Conference on Circuit Theory and Design(ECCTD).Seville,Spain:IEEE Press,2007:196-199.