易禮智，龔 亮

(湖南工程職業(yè)技術學院，湖南 長沙 410151)

低功耗高線性度超寬帶低噪聲放大器的設計*

易禮智，龔 亮

(湖南工程職業(yè)技術學院，湖南 長沙 410151)

提出了一種具有低功耗、高線性度、高增益、低噪聲的放大器.該電路采用共柵結構實現(xiàn)輸入匹配，正向襯底偏置技術與電流復用技術降低功耗，后失真技術提升線性度.實驗仿真結果表明，所設計的低噪聲放大器在低功耗條件下各方面性能良好.

低功耗；超寬帶；低噪聲放大器；正向襯底偏置；電流復用

自從美國聯(lián)邦通信委員會(FCC)開放3.1～10.6 GHz頻帶以來，超寬帶(UWB)技術一直是工業(yè)界和學術界的研究熱點[1-3].這種技術具有低功耗、高數(shù)據(jù)傳輸速率(通常大于1 GB/s)、抗干擾能力強、頻譜利用率高以及系統(tǒng)容量大等優(yōu)點[4-6].筆者提出了一種新型的UWB LNA設計方案，采用2級級聯(lián)的結構，在第1級采用共柵結構的放大器實現(xiàn)寬帶輸入匹配，第2級采用共源結構的放大器提升低噪聲放大器(Low Noise Amplifier，簡稱LNA)的增益.為了降低整個電路的功耗，采用正向襯底偏置技術來降低電源電壓，采用電流復用技術來降低電流，從而降低電路的功耗，同時采用并-串峰值技術來拓寬電路的3 dB帶寬.

1 電路設計及分析

圖1 提高線性度低功耗超寬帶LNA電路

1.1電路結構

高線性度低功耗超寬帶LNA采用0.18 μm RF CMOS工藝，且整個電路實現(xiàn)了全集成.該LNA電路采用共柵級與共源級級聯(lián)的結構，在輸入級采用共柵結構，這是因為共柵結構具有較好的寬帶輸入匹配特性，且噪聲系數(shù)比較低.但是，由于共柵結構放大器的功率增益一般都比較低，不能滿足設計要求，因此該電路的第2級采用共源結構提升LNA的增益.為了避免第2級消耗額外的電流，采用電流復用技術，即讓第1級與第2級電路共用一路電流，這樣可以降低整個電路消耗的電流，從而降低電路的功耗.為了降低電路的工作電壓，該LNA電路中運用正向襯底偏置技術，即通過在MOS管的襯底上施加正向電壓信號，從而降低MOS管的閾值電壓.在超寬帶范圍內，線性度對于LNA電路是一個非常重要的性能指標，采用后失真技術來提升電路的線性度.

1.2輸入匹配分析

輸入匹配實現(xiàn)LNA最大功率傳輸和最小反射損耗，對于超寬帶LNA的輸入匹配設計，在超寬頻帶范圍內實現(xiàn)輸入阻抗匹配并非易事.文中設計的LNA電路采用的是共柵輸入匹配，通過合理設置共柵管M1的尺寸以及偏置電流實現(xiàn)寬帶范圍內的輸入匹配.此外，共柵輸入結構還具有良好的線性度和隔離性.基于以上原因，選用共柵輸入匹配結構，以小信號等效電路對低噪聲放大器的輸入匹配進行分析，共柵輸入級及其小信號等效電路見圖2.

圖2 LNA的輸入匹配電路及其小信號等效電路

圖2中，Vs表示信號源，Rs表示信號源的阻抗，Zin表示低噪聲放大器的輸入阻抗，Zin2表示低噪聲放大器第2級電路的輸入阻抗，Ls表示源極電感，ZL表示第2級共源級電路的等效負載阻抗，Cta與Ctb分別表示圖2a中a點的總電容以及b點的總電容，ro1表示MOS管M1的輸出阻抗，gm1為M1的跨導，Vgs1表示M1的柵極與源極之間的電壓.低噪聲放大器的輸入阻抗可以表示為

(1)

由于MOS管的輸出阻抗ro1比電路的負載阻抗大得多，因此有

當頻率比較低時，反饋電感和寄生電容對輸入阻抗Zin的影響很小，此時的輸入阻抗主要是由gm1決定.隨著頻率的逐漸升高，寄生電容和連接在a點和b點間的電容對輸入阻抗的影響開始增大，在a點接入源極反饋電感Ls，與a點的總電容Cta發(fā)生諧振，在漏極接入Ld和Lg，與b點總的電容Ctb發(fā)生諧振，消除了輸入阻抗中的大部分容抗，使高頻響應得到了補償.由于gm1?ωCta，因此有

(2)

把(2)式代入(1)式可得

(3)

由(3)式可知，通過調整MOS管的尺寸和偏置電流，可以使M1的跨導gm1的值近似等于20 mS.但是在實際設計中，信號源阻抗Rs的存在往往會使諧振頻率降低，于是將gm1的值設置為略大于20 mS，當gm1≈26 mS時，LNA具有良好的輸入匹配特性.

1.3增益分析

圖3 文中LNA電路的等效電路

采用2級級聯(lián)，即在共柵放大器的后面又級聯(lián)了一個共源放大器，從而提升LNA的增益.同時在寬頻帶內，采用電感并串峰值技術提升LNA的增益平坦度，其等效電路如圖3所示.設第1級放大電路的增益用AV1表示，第2級放大電路的增益用AV2表示.由圖3可以得出第1級共柵放大器的增益為

其中：

gm1和ro1分別表示M1的跨導和溝道阻抗；Cs1是源極寄生電容(該電容由M1的柵-源電容Cgs和柵-漏電容Cgd所引起)；Rs表示輸入源阻抗(通常等于50 Ω)；Z3表示M3的阻抗；CL1表示第2級的寄生負載電容；Cd1是漏極寄生電容(該電容由M2的柵-源電容Cgs和柵-漏電容Cgd所引起)；Cg表示MOS管M2的柵極寄生電容.為了簡化分析，輸入端與輸出端的隔直電容C和Cout可以忽略不計.

第2級共源放大電路的增益為

其中:

gm2表示MOS管M2的跨導；ro2表示M2的溝道阻抗；CL2表示第2級電路輸出端總的負載電容.

低噪聲放大器總的增益為

1.4噪聲分析

設LNA第1級共柵級的噪聲系數(shù)為NF1,忽略寄生電阻熱噪聲對噪聲系數(shù)的貢獻，并假設電路中的電感和電容是沒有損耗的，其等效噪聲電路如圖4所示.

圖4 LNA等效噪聲電路

共柵級的噪聲系數(shù)為

其中：γ表示MOS管的溝道熱噪聲系數(shù)；δ表示柵極感應噪聲系數(shù)；α是和工藝相關的一個參數(shù)；c是漏極電流熱噪聲與柵極熱噪聲之間的相關系數(shù)，一般而言，對于長溝道器件，c=j0.395，對于短溝道器件，c=j0.3～j0.35.假設LNA的2級電路之間實現(xiàn)了理想的級間匹配，那么第2級共源放大電路的噪聲系數(shù)為

(4)

由(4)式可知，第2級電路的噪聲系數(shù)NF2與MOS管M2的跨導gm2、輸入源阻抗Rs的值成反比，通常Rs=50 Ω，因此可以通過增大gm2的值來降低NF2.

2 仿真結果及分析

運用ADS2008軟件對超寬帶LNA電路進行仿真驗證，并由Cadence軟件對LNA電路進行版圖設計.本設計采用0.18 μm RF CMOS工藝，正向襯底偏置技術以及電流復用技術，使電路的工作電壓低至1.3 V，功耗僅有2.8 mW.輸入反射系數(shù)S11和輸出系數(shù)S22的仿真結果如圖5，6所示.

圖5 輸入反射系數(shù)波形(S11)

圖6 輸出反射系數(shù)波形(S22)

從圖5可知，在3～11 GHz頻率范圍內，S11的值小于-13 dB，滿足設計要求.從圖6可知，在3～11 GHz頻率范圍內，S22的值小于-14 dB，同樣也滿足設計要求.

文中所設計的LNA的電壓增益S21的仿真波形如圖7所示.從圖7可知，在3～11 GHz頻率范圍內，S21的值在16.8～18.9 dB之間.LNA的噪聲系數(shù)的仿真波形如圖8所示.從圖8可知，在3～11 GHz頻率范圍內，噪聲系數(shù)的范圍是1.9～3.2 dB.輸入三階交調點(IIP3)的仿真波形如圖9所示.從圖9可知，文中所設計的LNA的IIP3為10 dBm.圖10為筆者設計的LNA的版圖，整個芯片面積為0.87×0.81 mm2.

圖7 電壓增益波形(S21)

圖8 噪聲系數(shù)波形(S21)

圖9 輸入三階交調點(IIP3)波形

圖10 文中設計的LNA的版圖

3 結論

實驗仿真結果表明，在1 V的工作電壓下，在2～12 GHz頻帶范圍內，輸入反射系數(shù)S11小于-10.1 dB，輸出反射系數(shù)S22小于-15.2 dB，最大轉換增益為16.9 dB，最小噪聲系數(shù)為2.6 dB，輸入三階交調點IIP3為10 dBm，整個電路的功耗僅有1.9 mW，該低噪聲放大器在低功耗條件下各方面性能良好.

[1] 姬建偉，宋家友，王曉東,等.一種低功耗高線性度低噪聲放大器設計[J].微計算機信息,2007,23(5):280-282.

[2] 閆濤濤,周健軍,莫亭亭.1.6 GHz高線性度低功耗CMOS驅動放大器[J].信息技術,2008,32(9):68-72.

[3] 程 序,郭桂良,閻躍鵬.一種低功耗高線性度AB類跨導放大器[J],微電子學與計算機,2013,30(5):133-136，141.

[4] 申 晶，張曉林.一種低功耗CMOS并行雙頻低噪聲放大器[J].吉林大學學報：工學版,2013,43(2):485-490.

[5] 翁寅飛,孫玲玲,高海軍.一種低功耗2.4 GHz低噪聲放大器設計[J].電子器件，2011,34(5):517-520.

[6] 程知群,林隆乾.低功耗單端輸入差分輸出低噪聲放大器[J].電路與系統(tǒng)學報，2012,17(5):130-133.

DesignofaNovelLow-PowerandHighlyLinearUWBLowNoiseAmplifier

YI Lizhi,GONG Liang

(Hunan Vocational College of Engineering,Changsha 410151,Hunan China)

This paper presents a low power,highly linear and high gain LNA,the circuit of which adopts common-gate(CG)topology to achieve input matching,utilizes the forward body biasing and current reuse techniques to reduce power consumption.Meanwhile,in order to achieve a high linearity,the proposed LNA utilizes post-distortion technique.The simulation results show that the proposed LNA has good performances under the condition of low power consumption.

low power;UWB;LNA;forward-body biasing;current-reuse

1007-2985(2014)06-0059-05

2014-07-25

易禮智(1980—)，男，湖南婁底人，湖南工程職業(yè)技術學院講師，碩士，主要從事電子信息工程、控制工程和傳感器技術研究

龔 亮(1979—)，男，湖南沅江人，湖南工程職業(yè)技術學院講師，碩士，主要從事微電子器件及集成電路研究.

TN722.3

A

10.3969/j.issn.1007-2985.2014.06.015