徐 軍，王 瀾，耿進(jìn)龍，崔 丹，房增華

（卡斯柯信號有限公司 研發(fā)中心，上海 200071）

一種提高安全計(jì)算機(jī)可靠性的內(nèi)存檢測設(shè)計(jì)

徐 軍，王 瀾，耿進(jìn)龍，崔 丹，房增華

（卡斯柯信號有限公司 研發(fā)中心，上海 200071）

目前應(yīng)用在嵌入式系統(tǒng)的各種內(nèi)存檢測方案，很難均衡地滿足內(nèi)存檢測性能要求：比較高的檢測覆蓋率、比較低的硬件開銷、比較高的檢測速度。根據(jù)軌旁安全計(jì)算機(jī)的系統(tǒng)特性和安全性要求，提出了一種軟硬件相結(jié)合的內(nèi)存內(nèi)建測試架構(gòu)方案，利用硬件BIST方案來檢測高層次內(nèi)存故障和軟件BIST方案來覆蓋低層次內(nèi)存故障。實(shí)際項(xiàng)目應(yīng)用結(jié)果顯示，該混合內(nèi)存檢測方案可以有效地減少硬件開銷和降低檢測時(shí)間，并提高內(nèi)存故障檢測覆蓋率至99%，使系統(tǒng)能夠滿足高實(shí)時(shí)性、高安全性的要求。

內(nèi)存故障；安全；內(nèi)存檢測

目前，在軌道交通行業(yè)中，各種控制系統(tǒng)和設(shè)備功能復(fù)雜、實(shí)時(shí)性強(qiáng)、安全性要求高，系統(tǒng)任何部件的錯(cuò)誤或者故障都可能導(dǎo)致災(zāi)難性后果[1]。因此對軌道實(shí)時(shí)安全設(shè)備的內(nèi)存進(jìn)行內(nèi)建測試（BIST）也顯得越來越重要。

目前，對內(nèi)存進(jìn)行內(nèi)建測試BIST的方式主要有2種[2]，（1）采用硬件架構(gòu)的BIST，在硬件邏輯電路中實(shí)現(xiàn)內(nèi)存檢測算法；（2）軟件架構(gòu)BIST，通過基于處理器的軟件來實(shí)現(xiàn)內(nèi)存測試。

本文結(jié)合軌旁安全計(jì)算機(jī)的安全性和實(shí)時(shí)性要求，根據(jù)March-TB內(nèi)存檢測算法，設(shè)計(jì)了一種硬件與軟件相結(jié)合的內(nèi)存內(nèi)建測試架構(gòu)方案，探討了該方案在降低硬件開銷、保證較高的檢測速度和覆蓋率等方面的有效性，并在相應(yīng)實(shí)際項(xiàng)目中做了應(yīng)用和驗(yàn)證。

1 安全性分析

根據(jù)《電氣/電子/可編程電子安全系統(tǒng)的功能安全》IEC61508標(biāo)準(zhǔn)[3]，安全相關(guān)系統(tǒng)或者設(shè)備的安全性，一般用安全完整性等級（SIL）和每小時(shí)平均危險(xiǎn)失效頻率（PFH）來衡量。IEC61508標(biāo)準(zhǔn)將安全相關(guān)的系統(tǒng)的安全完整性等級分為SIL1、SIL2、SIL3、SIL4，見表1。

本文提到的安全計(jì)算機(jī)是應(yīng)用于軌旁安全平臺的計(jì)算機(jī)系統(tǒng)，應(yīng)用在軌道交通行業(yè)的設(shè)備或者系統(tǒng)，需要滿足高安全性和高可靠性的要求。

在對軌旁安全計(jì)算機(jī)系統(tǒng)進(jìn)行設(shè)計(jì)開發(fā)時(shí)，需要采用相應(yīng)的安全處理技術(shù)來使PFH滿足 ，即其系統(tǒng)安全完整性等級需要達(dá)到SIL4安全等級。

軌旁安全平臺計(jì)算機(jī)系統(tǒng)采用二取二的安全冗余系統(tǒng)架構(gòu)，可以依靠以下模型來來分析其每小時(shí)平均危險(xiǎn)失效頻率（PFH）。

由上（1）,（2），（3）式得：

其中，λ為系統(tǒng)失效率，λD為危險(xiǎn)失效率，λDU為未檢測到的危險(xiǎn)失效率，為系統(tǒng)故障檢測覆蓋率，πP是系統(tǒng)工作時(shí)危險(xiǎn)失效率調(diào)整因子，與系統(tǒng)的架構(gòu)設(shè)計(jì)有關(guān)。

當(dāng)系統(tǒng)采用二取二的冗余架構(gòu)時(shí)，檢測覆蓋率DC對PFH影響關(guān)系見表2。

表1 SIL與PFH關(guān)系表

表2 基于故障檢測覆蓋率的危險(xiǎn)失效率

由式（4）和表2中可知，要使軌旁安全平臺計(jì)算機(jī)系統(tǒng)的達(dá)到SIL4要求，可以在進(jìn)行安全計(jì)算機(jī)系統(tǒng)設(shè)計(jì)時(shí)采取以下技術(shù)措施：

（1）降低各子系統(tǒng)的失效率λ至λ=1.0×10-7；

（2）提高各子系統(tǒng)的診斷覆蓋率DC至99%；

（3）系統(tǒng)的關(guān)鍵組件采用冗余或者表決技術(shù)，如二取二冗余結(jié)構(gòu)。

由上分析可知提高系統(tǒng)的故障檢測覆蓋率，可以降低系統(tǒng)的危險(xiǎn)失效率，提高系統(tǒng)的安全性。

2 內(nèi)存檢測分析

2.1 內(nèi)存故障模式

在嵌入式系統(tǒng)中， RAM的內(nèi)存的功能模塊框圖如圖1所示。

內(nèi)存一般可分為3個(gè)功能模塊：內(nèi)存單元陣列、內(nèi)存地址解碼邏輯、讀寫邏輯。系統(tǒng)所選用RAM本身可能存在一些制造缺陷，如晶體管氧化短路、電離子遷移、氧化層破裂等，同時(shí)對嵌入式板卡電路進(jìn)行設(shè)計(jì)時(shí)，也會因?yàn)樵O(shè)計(jì)和制造的失誤，導(dǎo)致RAM電路出現(xiàn)故障，如元件開路、電源短路、線開路等。

圖1 內(nèi)存功能模塊框圖

無論門級電子元件的制造缺陷，還是板卡電路級的設(shè)計(jì)錯(cuò)誤，都可能發(fā)生在3個(gè)功能模塊中，而這3個(gè)模塊是作為實(shí)現(xiàn)內(nèi)存功能不可分割的組成部分，出現(xiàn)在這3個(gè)模塊中故障或者失效，最終都會反映出RAM的內(nèi)存功能性故障，從而降低RAM的功能完整性和可靠性。

內(nèi)存功能故障的故障模型情況[4]如表3：

當(dāng)內(nèi)存的任意一個(gè)單元能夠正確的存儲數(shù)據(jù)，即每個(gè)內(nèi)存單元存儲狀態(tài)能夠從0變?yōu)?，也能夠從1變?yōu)?，并能夠正確的從任意單元讀出正確的數(shù)據(jù)，而這些操作不會影響別的存儲單元，也不會被別的存儲單元影響，則說明該內(nèi)存的存儲功能是完整的和可靠的。

可以通過分析上面內(nèi)存故障發(fā)生的情況，可得檢測內(nèi)存功能完整性和可靠性的依據(jù)，如果RAM的功能是完整的和可靠的，則應(yīng)該滿足以下5個(gè)條件：

其中，假定有內(nèi)存模塊M，由n個(gè)內(nèi)存陣列單元，AUi(i=1,…, n)；表示單元Ui的狀態(tài)處于狀態(tài)值v，其中ν；∈{0, 1}每個(gè)單元的狀態(tài)最大狀態(tài)變換延遲時(shí)間為Δ cMax；每個(gè)單元的狀態(tài)最小狀態(tài)保持時(shí)間為Δ sMin；表示單元Ui的寫入狀態(tài)值ν，)表示從Ui的讀出狀態(tài)值ν。

2.2 內(nèi)存內(nèi)建測試架構(gòu)

針對內(nèi)存的內(nèi)建測試方式，目前主要有兩種：硬件BIST架構(gòu)和軟件BIST架構(gòu)。

（1）BIST架構(gòu)在硬件電路中設(shè)計(jì)專門的硬件邏輯部件來對內(nèi)存進(jìn)行測試，其圖形測試向量有專門的硬件電路模塊生成，自動地對內(nèi)存的各種功能故障進(jìn)行測試，硬件架構(gòu)內(nèi)建測試的內(nèi)存故障測試覆蓋率高，而且測試速度快，但是，需要設(shè)計(jì)專門的硬件電路，設(shè)計(jì)困難，研發(fā)成本高，而軌道安全實(shí)時(shí)設(shè)備對系統(tǒng)連續(xù)正常工作性能要求高，同時(shí)，引入復(fù)雜的內(nèi)建測試邏輯電路，沒有可靠的手段來保證該電路的安全穩(wěn)定性，最終也會降低系統(tǒng)的整體安全性。

（2）BIST架構(gòu)的測試圖形向量由軟件模塊實(shí)現(xiàn)，內(nèi)存測試算法嵌入到某個(gè)軟件模塊中，由軟件模塊來進(jìn)行內(nèi)存內(nèi)建測試，軟件編碼實(shí)現(xiàn)起來比較方便，而且該軟件算法框架實(shí)現(xiàn)后，可移植性好，能夠很快的與其他設(shè)備系統(tǒng)軟件集成，降低系統(tǒng)的開發(fā)周期和成本，但是軟件BIST架構(gòu)，故障檢測覆蓋率受操作系統(tǒng)特性的限制，不能完全測試所有內(nèi)存區(qū)塊，測試速度不高[2]，而且對內(nèi)存的動態(tài)失效，如不能檢測出數(shù)據(jù)保留故障等。另外對嵌入式操作系統(tǒng)軟件的實(shí)時(shí)性要求高，需要經(jīng)過大量的調(diào)試來確定集成方案。

一個(gè)有效的BIST架構(gòu)方案，至少應(yīng)該滿足3個(gè)條件：比較高的測試覆蓋率、比較低硬件開銷和比較少的測試時(shí)間[5]。

本文根據(jù)軌旁安全計(jì)算機(jī)的安全性和實(shí)時(shí)性以及研發(fā)生產(chǎn)成本的要求，選取相關(guān)內(nèi)存檢測算法，提出了一種軟件BIST架構(gòu)（SBIST）與硬件BIST架構(gòu)（HBIST）相結(jié)合的內(nèi)存內(nèi)建測試方案。

2.3 內(nèi)存檢測算法

實(shí)際項(xiàng)目應(yīng)用中，開發(fā)人員需要關(guān)注內(nèi)存功能的完整性和可靠性，通過內(nèi)存檢測算法來對內(nèi)存功能性故障進(jìn)行檢測和診斷，能夠及時(shí)發(fā)現(xiàn)和定位RAM的故障[6～8]，并做出相應(yīng)的措施，避免因內(nèi)存的數(shù)據(jù)錯(cuò)誤導(dǎo)致的嚴(yán)重后果。根據(jù)軌道交通設(shè)備的安全性和實(shí)時(shí)性要求，用在實(shí)時(shí)安全設(shè)備中的內(nèi)存檢測算法需要滿足以下2個(gè)條件：

（1）故障檢測覆蓋率DC：

其中，F(xiàn)D為發(fā)現(xiàn)的內(nèi)存故障數(shù)，F(xiàn)為內(nèi)存中所有存在的故障數(shù)。使用的內(nèi)存檢測算法應(yīng)該盡可能的覆蓋所有故障，提高故障測試覆蓋率。

（2） 算法的時(shí)間復(fù)雜度Ω(n)，應(yīng)該盡可能地小，如果Ω(n)過大，不僅影響了系統(tǒng)的實(shí)時(shí)性，也影響了算法了有效性。

內(nèi)存檢測算法性能比較表如表4所示。

表4 內(nèi)存檢測算法性能比較表

從表4中可以看出，March-TB內(nèi)存檢測算法能夠支持檢測的故障類型比較全面，同時(shí)該算法的時(shí)間復(fù)雜度也比較低[9～10]，其內(nèi)存檢測時(shí)間與內(nèi)存容量成線性關(guān)系，可以有效的控制檢測時(shí)間，保證較高的檢測速度。

同時(shí)March-TB算法對內(nèi)存檢測的診斷檢測率可以達(dá)到99%[10]。該算法具有很好內(nèi)存檢測性能，因此，本文采用March-TB算法對軌旁安全計(jì)算機(jī)的內(nèi)存進(jìn)行檢測。

3 安全計(jì)算機(jī)內(nèi)存檢測方案

3.1 安全計(jì)算機(jī)系統(tǒng)架構(gòu)

軌旁安全平臺計(jì)算機(jī)系統(tǒng)采用二取二的冗余系統(tǒng)架構(gòu)，由主處理板MPU、高速通信板HCU組成、比較接口板JIU組成，如圖2所示。

圖2 設(shè)備架構(gòu)圖

其中MPU板，主要負(fù)責(zé)整個(gè)系統(tǒng)的邏輯處理，MPU會通過網(wǎng)口接收外部其他設(shè)備發(fā)送過來的消息數(shù)據(jù)，并進(jìn)行處理之后將處理生成的邏輯結(jié)果發(fā)送出去。本文提到的內(nèi)存檢測主要針對MPU使用的內(nèi)存，內(nèi)存檢測功能框圖如圖3所示。

圖3 內(nèi)存檢測功能框圖

由于各種內(nèi)存故障之間有一定的層次關(guān)系，高層次的內(nèi)存測試一定能覆蓋低層次的內(nèi)存故障測試，因此覆蓋高層次內(nèi)存故障的情況下，不需要對每種內(nèi)存故障進(jìn)行測試[11]。

對于HBIST部分，設(shè)計(jì)選取的測試圖形向量主要用于覆蓋高層次的內(nèi)存故障，如NPSF、CF、DRF內(nèi)存故障。硬件BIST測試的周期為24 h，當(dāng)夜間軌道實(shí)時(shí)安全設(shè)備處于空閑狀態(tài)時(shí)，啟動硬件BIST測試。

對于SBIST部分，選取存檢測算法測試圖形向量子集，保證用最少的圖形向量覆蓋檢測SAF、TF、AF內(nèi)存故障，以保證能夠內(nèi)存測試能夠快速的完成。并將該算法嵌入到定時(shí)中斷處理函數(shù)中，周期性的對內(nèi)存分段測試。

通過硬件架構(gòu)和軟件架構(gòu)來覆蓋不同層次的內(nèi)存故障，可以減少硬件開銷，降低開發(fā)成本。

3.2 內(nèi)存檢測流程

實(shí)時(shí)安全設(shè)備上運(yùn)行的操作系統(tǒng)是嵌入式vxWorks操作系統(tǒng)，系統(tǒng)的啟動分為2個(gè)階段：板卡上電初始化和vxWorks操作系統(tǒng)運(yùn)行[12]。因此，對實(shí)時(shí)安全設(shè)備的內(nèi)存檢測也分為兩個(gè)步驟：上電檢測和在線檢測。內(nèi)存檢測流程如圖4。

圖4 內(nèi)存檢測流程圖

嵌入式設(shè)備的板卡上電后，vxWorks操作系統(tǒng)和應(yīng)用業(yè)務(wù)還沒正常運(yùn)行起來，可以對vxWorks將要使用的內(nèi)存進(jìn)行全面的檢測。此時(shí)使用的方法主要是ECC方法加March -TB方法，可以有效的發(fā)現(xiàn)失效故障的內(nèi)存單元。

3.3 硬件內(nèi)存檢測

硬件BIST利用March-TB內(nèi)存測試算法對系統(tǒng)的內(nèi)存進(jìn)行測試，使用硬件HBIST電路來生成測試圖形向量，并由硬件HBIST電路來進(jìn)行測試，HBIST測試電路模型如圖5所示。

硬件HBIST測試架構(gòu)包括模式控制器、測試向量產(chǎn)生器、地址與數(shù)據(jù)生成邏輯、測試結(jié)果比較器以及BIST控制接口。

HBIST模塊硬件電路包含在MPU板卡上的CPLD中，利用VHDL硬件編程語言實(shí)現(xiàn)BIST的邏輯功能。

圖5 硬件BIST模塊圖

在硬件BIST處于非工作狀態(tài)時(shí)，會拉低BIST的時(shí)鐘信號，BIST電路進(jìn)入休眠狀態(tài)。當(dāng)系統(tǒng)在夜間進(jìn)入非繁忙狀態(tài)，會產(chǎn)生BIST_MODE信號，來激活BIST電路的BIST模式控制器，并拉高時(shí)鐘信號，BIST模式控制器發(fā)出控制信號，會接管對整個(gè)RAM的訪問控制，并對RAM開始進(jìn)行測試。

BIST模式控制器控制測試向量產(chǎn)生器、地址與數(shù)據(jù)生成邏輯工作，產(chǎn)生相應(yīng)的測試向量對RAM進(jìn)行測試。并將測試結(jié)果在BIST結(jié)果比較器中進(jìn)行比較，如果發(fā)現(xiàn)異常，退出BIST_MODE模式，通知MPU測試異常，MPU產(chǎn)生相應(yīng)的告警和錯(cuò)誤處理。

HBIST在進(jìn)行內(nèi)存檢測時(shí)一共具有4個(gè)狀態(tài)：idle, test, error, wait。

idle：HBIST模塊處于等待測試數(shù)據(jù)進(jìn)行測試的空閑狀態(tài)；

test：獲得測試向量對相應(yīng)內(nèi)存單元進(jìn)行測試；

err：HBIST檢測到內(nèi)存單元出錯(cuò)；

wait：HBIST處于休眠狀態(tài)，等待CPU模塊激活HBIST。

HBIST狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖如圖6所示。

圖6 硬件BIST模塊狀態(tài)轉(zhuǎn)移圖

當(dāng)ram_errn = '0'，表示內(nèi)存出錯(cuò)；

bit_reg = X"35C9"是清除中斷控制字；

bit_reg = X"A563"是準(zhǔn)備開始test的控制字。

在測試的過程中，通過植入內(nèi)存故障，并用邏輯分析儀獲取的出錯(cuò)信號，如圖7。藍(lán)圈里面的測試結(jié)果與期望結(jié)果不一致，內(nèi)存檢測出錯(cuò)。

圖7 硬件BIST模塊檢測內(nèi)存出錯(cuò)圖

3.4 軟件內(nèi)存檢測

系統(tǒng)鏡像被加載到RAM后，開始運(yùn)行后，內(nèi)存區(qū)域分為不可變內(nèi)存段和可變內(nèi)存段，其中不可變內(nèi)存段包括代碼段，可變內(nèi)存段包括任務(wù)棧、全局?jǐn)?shù)據(jù)段、堆數(shù)據(jù)段。

3.4.1 不可變內(nèi)存檢測

代碼段內(nèi)存檢測的流程如圖8所示。

圖8 不可變內(nèi)存檢測流程圖

在程序開發(fā)完成后，通過Diab編譯器編譯生成a.out格式的應(yīng)用程序的可執(zhí)行文件?？梢酝ㄟ^LoadModule模塊功能將a.out文件加載到指定的內(nèi)存地址處，并在加載前對將要放置代碼段的內(nèi)存區(qū)段利用March TB算法檢測，檢測通過則繼續(xù)加載應(yīng)用程序并運(yùn)行，否則就錯(cuò)誤日志，并告警。在a.out格式的文件中，可執(zhí)行指令代碼數(shù)據(jù)被存儲在對應(yīng)的位置，可以通過離線工具解析a.out文件，從中提取到TEXT數(shù)據(jù)，并計(jì)算出TEXT數(shù)據(jù)的MD5值。

根據(jù)不可變內(nèi)存區(qū)域的屬性，存放在該內(nèi)存段的數(shù)據(jù)是只讀的，不會發(fā)生變化，如果存儲的數(shù)據(jù)被改變，意味著內(nèi)存可能出現(xiàn)異?；蛘吖收?。

3.4.2 可變內(nèi)存檢測

存儲在可變內(nèi)存中數(shù)據(jù)是可變的，程序從該內(nèi)存區(qū)段讀出數(shù)據(jù)，也向可變內(nèi)存段寫入數(shù)據(jù)。利用March-TB算法對可變內(nèi)存進(jìn)行在線檢測?？梢杂行У陌l(fā)現(xiàn)可變內(nèi)存故障，避免發(fā)生嚴(yán)重后果。

MPU板卡上的定時(shí)器產(chǎn)生10 ms周期的定時(shí)器中斷，然后觸發(fā)中斷處理函數(shù)TIMER_INT_PROC運(yùn)行，在中斷處理函數(shù)中，會利用March TB算法對可變內(nèi)存進(jìn)行在線檢測，檢測步驟如下：

（1）定時(shí)中斷觸發(fā)中斷處理函數(shù)TIMER_INT _PROC運(yùn)行；（2）中斷處理函數(shù)TIMER_INT_ PROC同過intLock()鎖住操作系統(tǒng)，禁止任務(wù)運(yùn)行和接收其他中斷；（3）中斷處理函數(shù)TIMER_ INT_PROC根據(jù)當(dāng)前周期號，利用March TB算法對相應(yīng)的可變內(nèi)存進(jìn)行分段檢測，如果發(fā)現(xiàn)錯(cuò)誤，進(jìn)行記錄日志，并告警，否則繼續(xù)執(zhí)行；（4）中斷處理函數(shù)TIMER_INT_PROC調(diào)用UnIntlock()解鎖操作系統(tǒng)，正常接收中斷，主任務(wù)繼續(xù)運(yùn)行。等待定時(shí)中斷，如果中斷到來，執(zhí)行第一步。

3.5 內(nèi)存檢測性能

依據(jù)不同的內(nèi)存檢測方案，通過實(shí)際項(xiàng)目結(jié)果得到對不同內(nèi)存區(qū)段檢測效率和性能參數(shù)，性能參數(shù)見表5和表6。總體診斷覆蓋率為99%，滿足EN50129鐵路安全標(biāo)準(zhǔn)[13]中表D.1對大規(guī)模集成電路的測試方法和IEC61508-2標(biāo)準(zhǔn)[3]附錄A中對安全相關(guān)系統(tǒng)硬件的隨機(jī)失效的診斷覆蓋率要求。

表5 硬件內(nèi)存檢測性能表

表6 軟件內(nèi)存檢測性能表

4 結(jié)束語

分析了應(yīng)用在軌道交通行業(yè)中的軌旁安全計(jì)算機(jī)的內(nèi)存檢測機(jī)制，并在實(shí)際的項(xiàng)目設(shè)備開發(fā)中，設(shè)計(jì)了軟件與硬件機(jī)制相結(jié)合的內(nèi)存檢測方案，性能參數(shù)可以滿足軌道交通行業(yè)中的嵌入式設(shè)備對內(nèi)存的安全性要求。

[1] 燕 飛，唐 濤．軌道交通信號系統(tǒng)技術(shù)的發(fā)展和研究現(xiàn)狀[J]．中國安全科學(xué)學(xué)報(bào)，2005，15（6）：94-99．

[2] 王長弘，萬培元，林平分．嵌入式存儲器內(nèi)建自測試時(shí)間的優(yōu)化[J].中國集成電路，2013，169（6）：31-34．

[3] IEC61508-2，F(xiàn)unctional Safety of Electrical/Electronic/ Programmable Electronic Safety-related Systems-Part II[S]. 2010．

[4] 吳光林，胡 晨，李 銳，等．一種并行內(nèi)建自診斷測試嵌入式SRAM方案[J]．電路與系統(tǒng)學(xué)報(bào)，2003，8（5）：51-56．

[5] 丁 琳，虞美蘭．邏輯內(nèi)建自測試高故障覆蓋率設(shè)計(jì)[J].計(jì)算機(jī)測量與控制，2006，16（1）：24-26．

[6] 唐 培，徐拾義，張小峰．基于軟件內(nèi)建自測試的測試用例研究[J].計(jì)算機(jī)應(yīng)用與軟件，2006，23（10）：45-46．

[7] Scherrer C, Steininger A. Dealing with dormant faults inan embedded fault-tolerant computer system[J]. IEEE Trans. Reliability, 2003, 52(4): 512-522．

[8] Corno F, Damiani M, et al. On-line Testing of an Off-the-Shelf Microprocessor Board for Safety-critical Applications[C]. Proceeding of Second Eroupean Dependable Computing Conference(EDCC-2), Taormina, Italy, October 2-4, 1996．Berlin:Springer, 1996: 190-201.

[9] 張 銅，成本茂，張小峰．基于MARCH算法的SRAM內(nèi)建自測試設(shè)計(jì)[J]．計(jì)算機(jī)與現(xiàn)代化，2013，216（8）：99-101．

[10]任愛玲，凌 明，吳光林，等．一種用于嵌入式內(nèi)存測試的高效診斷算法[J]. 應(yīng)用科學(xué)學(xué)報(bào)，2005，23（2）：178-182．

[11]唐 濤，許邦建．基于March算法的嵌入式存儲器BIST技術(shù)[J].計(jì)算機(jī)研究與發(fā)展，2007，44（1）：17-21.

[12]符冬陽．嵌入式系統(tǒng)內(nèi)存檢測分析[J].微型機(jī)與應(yīng)用，2012，31（21）：26-27．

[13] CENELEC EN50129-2006. Railway Applications:Safety Related Electronic Systems for Signalling[S]. 2006．

責(zé)任編輯 徐侃春

Design of memory detection for raising reliability of vital computer

XU Jun, WANG Lan, GENG Jinlong, CUI Dan, FANG Zenghua
( Research and Development Center, CASCO SIGNAL LTD., Shanghai 200071, China )

Design scheme of memory detection applied to embedded devices currently, seemed diff i cult to meet three performances: high diagnostic coverage, low hardware cost and high testing speed. According to system property and safety requirement of track-side vital computer, the paper presented a design scheme of memory detection for safety device, combined hardware with software, used BIST hardware to detect high level memory fault, used BIST software to test low level fault. Experimental results showed that the hybrid memory detection methods could effectively detect memory failure and fault with high reliability requirement and high safety requirement, obtain a general increase in the diagnostic coverage to 99%, reduce hardware cost and testing time, meet the needs of highly real-time and high security.

memory fault; safety; memory detection

U29∶TP39

A

1005-8451（2014）10-0047-06

2014-04-15

徐 軍，助理工程師；王 瀾，高級工程師。