楊玥

【摘要】 本文首先對研究嵌入式實(shí)時控制系統(tǒng)硬件可靠性的意義進(jìn)行了介紹，然后對硬件可靠性的定義及提升硬件可靠性的作用進(jìn)行了總結(jié)，重點(diǎn)從電路可靠性、PCB設(shè)計(jì)可靠性兩個方面對電源線路、信號傳輸線路、元器件選擇、時鐘布線、延遲匹配等內(nèi)容進(jìn)行了研究，討論分析了如何對上述幾方面內(nèi)容進(jìn)行優(yōu)化，以提升系統(tǒng)硬件的可靠性。

【關(guān)鍵詞】 嵌入式 實(shí)時控制 硬件 可靠性

嵌入式實(shí)時控制系統(tǒng)在工業(yè)生產(chǎn)中具有廣泛的應(yīng)用場景，其系統(tǒng)的可靠性直接關(guān)系到系統(tǒng)的控制效果和系統(tǒng)的維護(hù)難度。系統(tǒng)復(fù)雜度的提升、元器件數(shù)量的增多、傳輸信號間的相互干擾等在一定程度上都會降低嵌入式實(shí)時控制系統(tǒng)硬件的運(yùn)行可靠性，為保證系統(tǒng)運(yùn)行的穩(wěn)定性與可靠性，就必須利用相關(guān)技術(shù)或手段對硬件進(jìn)行設(shè)計(jì)和分析，降低其故障概率，提升其工作性能。

一、硬件可靠性定義

硬件可靠性是指硬件系統(tǒng)在限定時間和限定環(huán)境下正確完成規(guī)定功能的概率，對其進(jìn)行定量分析可以對硬件系統(tǒng)的故障密度函數(shù)在一定時間內(nèi)進(jìn)行積分，求出其故障概率，進(jìn)而由故障概率得到無故障工作概率。

硬件系統(tǒng)的工作條件和工作環(huán)境不同，其所具有的可靠性會出現(xiàn)不同的差異性，硬件系統(tǒng)的工作時間不同，對其進(jìn)行可靠性分析也會得出不同的結(jié)果，且，工作時間的延長必然會降低硬件系統(tǒng)的可靠性。

二、嵌入式實(shí)時控制系統(tǒng)硬件電路可靠性分析與設(shè)計(jì)

嵌入式實(shí)時系統(tǒng)功能復(fù)雜，信號種類多，響應(yīng)時間短，時鐘信號頻率高，需要驅(qū)動被控對象做出快速檢測、響應(yīng)以及處理等操作。

2.1 供電系統(tǒng)可靠性分析與設(shè)計(jì)

硬件系統(tǒng)的供電電源容易將噪聲耦合到電路系統(tǒng)中，所耦合進(jìn)入電路系統(tǒng)的噪聲會降低電能的穩(wěn)定度，進(jìn)而使得供電系統(tǒng)的可靠性降低。為降低該問題對硬件系統(tǒng)可靠性的影響，可以采用隔離變壓器、濾波器等對硬件系統(tǒng)進(jìn)行優(yōu)化處理，如在電網(wǎng)中接入隔離變壓器、在供電電路的電源與地之間添加去耦電容等，不同容量的電容所對應(yīng)的噪聲頻率不同，實(shí)際中可以依照使用需求具體設(shè)計(jì)。

2.2 信號傳輸線路可靠性分析與設(shè)計(jì)

硬件系統(tǒng)中的傳輸線路過長或者線路輸入輸出端設(shè)計(jì)不合理時會造成信號誤判，降低系統(tǒng)可靠性。（1）使用光電耦合器或者濾波器等對傳輸線路的輸入輸出端進(jìn)行電氣隔離，防止干擾信號進(jìn)入傳輸線路中影響判別結(jié)果；（2）應(yīng)用負(fù)載阻抗匹配技術(shù)提升信號在傳輸線路中的傳輸質(zhì)量，減少長距離傳輸所引起的信號畸變問題，如在源端和負(fù)載端匹配設(shè)計(jì)RLC網(wǎng)絡(luò)來消除反射、交叉干擾、振鈴等噪聲干擾；（3）使用阻抗匹配雙絞線設(shè)計(jì)方案來減少長距離傳輸下的傳輸線特性阻抗參數(shù)對傳輸信號的影響，若能夠配合使用光電耦合等硬件設(shè)計(jì)方案，可以達(dá)到更優(yōu)的抗干擾效果；（4）對總線負(fù)載進(jìn)行平衡匹配設(shè)計(jì)，避免嵌入式實(shí)時系統(tǒng)的控制芯片出現(xiàn)負(fù)載不均衡或紊亂，某些未使用的引腳，可以將其接高電平或接地，避免其懸空。

2.3 空間電磁場的干擾與可靠性設(shè)計(jì)

嵌入式實(shí)時控制系統(tǒng)可能工作在空間電磁干擾較為嚴(yán)重的環(huán)境下，高頻電源、強(qiáng)電設(shè)備等都會降低系統(tǒng)的可靠性，此時可以使用接地金屬外殼等對系統(tǒng)核心模塊等進(jìn)行電磁屏蔽，降低空間電磁干擾對系統(tǒng)信號的影響。

三、電路板可靠性分析與設(shè)計(jì)

電路板布線和布局的合理性直接關(guān)系到各線路和元器件的工作狀態(tài)，不合理的設(shè)計(jì)方案會減少元器件壽命，甚至導(dǎo)致其燒毀。特別的，嵌入式實(shí)時控制系統(tǒng)所使用的時鐘頻率較高，電路板設(shè)計(jì)不當(dāng)，還會引起線路間的相互干擾，降低硬件系統(tǒng)工作可靠性。

3.1 電源與地線布線原則

理想情況下，電源線的線寬應(yīng)與所傳輸?shù)碾娏飨嗥ヅ洌煌€路的走向應(yīng)該盡量一致。條件允許時，還可以對變壓器、穩(wěn)壓電源等進(jìn)行獨(dú)立設(shè)計(jì)與制板。

地線設(shè)計(jì)時應(yīng)該注意區(qū)分模擬地和數(shù)字地，避免兩類地線的混淆，布線時盡量使兩者分開，在最后進(jìn)行匯聚。硬件系統(tǒng)，工作頻率低于1MHz的線路可使用單點(diǎn)接地設(shè)計(jì)方案；高于30MHz的線路可以使用多點(diǎn)接地設(shè)計(jì)方案；介于上述界限頻率間的線路可以使用混合接地設(shè)計(jì)方案。

3.2 時鐘布線原則

時鐘信號的同步性與穩(wěn)定性直接關(guān)系到硬件系統(tǒng)工作的準(zhǔn)確度，為保證系統(tǒng)正常運(yùn)行，應(yīng)盡量選擇PCB電路板中心位置或接地良好位置布置時鐘電路，盡量縮短時鐘與控制芯片間的距離。此外還可以對時鐘元件進(jìn)行接地處理、隔離處理，避免布線影響其他信號線的信號傳輸。

當(dāng)嵌入式實(shí)時控制系統(tǒng)為高速系統(tǒng)時，過孔、引線以及其他元器件等都會呈分布式電感或電容特性，這些特性會影響系統(tǒng)的性能，降低系統(tǒng)可靠性，因而在設(shè)計(jì)PCB板時應(yīng)該將信號頻率納入考慮范圍，對布線進(jìn)行優(yōu)化設(shè)計(jì)。

參 考 文 獻(xiàn)

[1] 藍(lán)志洋，黃明華. 嵌入式系統(tǒng)硬件可靠性和抗干擾性技術(shù)[J]. 現(xiàn)代電子技術(shù)，2005，28（14）：51-53