張西洋，何樂生，董亮，楊曉玲

(1.云南大學(xué)信息學(xué)院，云南 昆明 650091；2.中國(guó)科學(xué)院天體結(jié)構(gòu)與演化重點(diǎn)實(shí)驗(yàn)室，云南 昆明 650011；3.中國(guó)科學(xué)院云南天文臺(tái)，云南 昆明 650011；4.電子科技大學(xué)通信與信息工程學(xué)院，四川 成都 611731)

800～975 MHz太陽射電數(shù)字觀測(cè)終端的設(shè)計(jì)與實(shí)現(xiàn)

張西洋1，2，何樂生1，2，董亮2，3，楊曉玲4

(1.云南大學(xué)信息學(xué)院，云南 昆明 650091；2.中國(guó)科學(xué)院天體結(jié)構(gòu)與演化重點(diǎn)實(shí)驗(yàn)室，云南 昆明 650011；3.中國(guó)科學(xué)院云南天文臺(tái)，云南 昆明 650011；4.電子科技大學(xué)通信與信息工程學(xué)院，四川 成都 611731)

位于云南天文臺(tái)鳳凰山本部的10 m太陽射電望遠(yuǎn)鏡是中國(guó)太陽射電物理界重要的觀測(cè)設(shè)備之一，其設(shè)計(jì)之初，800～975 MHz頻段受到移動(dòng)電話的嚴(yán)重干擾，不能正常工作，因此缺失這一頻段的觀測(cè)資料。近年來，隨著微波和數(shù)字器件性能的提升以及移動(dòng)電話工作頻段的改變，使得這一重要頻段的觀測(cè)變得可行。針對(duì)800～975 MHz頻段的太陽射電天文信號(hào)，提出了一種基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)和千兆以太網(wǎng)的實(shí)時(shí)采集與處理方法。在數(shù)據(jù)采集和處理過程中，系統(tǒng)采用流水線方式，得到了太陽射電信號(hào)的實(shí)時(shí)頻譜圖；采用硬件描述語言Verilog實(shí)現(xiàn)了千兆以太網(wǎng)的數(shù)據(jù)傳輸，提高了傳輸效率；另外本系統(tǒng)采用分時(shí)傳輸機(jī)制，完成千兆以太網(wǎng)的UDP數(shù)據(jù)包的傳輸。最后還對(duì)所得數(shù)據(jù)進(jìn)行了誤差分析和結(jié)果分析，證明了本文提出的實(shí)時(shí)信號(hào)采集、分析和傳輸方法的正確性和可靠性。

射電天文學(xué)；實(shí)時(shí)信號(hào)處理；FPGA；千兆以太網(wǎng)；數(shù)字觀測(cè)終端

CN53－1189/P ISSN1672－7673

位于云南天文臺(tái)鳳凰山本部的10 m太陽射電望遠(yuǎn)鏡是中國(guó)太陽射電物理界重要的觀測(cè)設(shè)備之一，其覆蓋頻段為厘米波波段(625～1 500 MHz)，對(duì)研究太陽活動(dòng)有著重要的意義。十多年前，建立10 m高分辨率頻譜射電望遠(yuǎn)鏡時(shí)，800～975 MHz位于移動(dòng)電話工作頻段，受到干擾較多，易引起接收機(jī)飽和，無法進(jìn)行正常觀測(cè)，為此當(dāng)時(shí)舍棄了重要的800～975 MHz頻段。

目前，微波器件及數(shù)字信號(hào)處理終端的動(dòng)態(tài)范圍較之十年前已經(jīng)大大提升，250MSPS以上采樣率的高速模擬數(shù)字轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)的動(dòng)態(tài)范圍能達(dá)到72 dBc(dBc，相對(duì)于載波頻率幅度)。另外，移動(dòng)電話的工作頻段也發(fā)生了較大的變化。因此，本系統(tǒng)通過合理的射頻前端和數(shù)字終端的設(shè)計(jì)，補(bǔ)充了這一重要頻段的觀測(cè)。本系統(tǒng)的各項(xiàng)性能指標(biāo)較之早先設(shè)計(jì)的10 m射電望遠(yuǎn)鏡其他頻段的數(shù)字觀測(cè)終端都有較大幅度的提高。

1 系統(tǒng)結(jié)構(gòu)

本系統(tǒng)采用圖1的結(jié)構(gòu)實(shí)現(xiàn)數(shù)字觀測(cè)終端。首先通過模擬下變頻器，將10 m天線接收的800～975 MHz模擬信號(hào)作下變頻處理，得到0～87.5 MHz模擬信號(hào)，再通過245.761 MHz AD采樣[1]輸入到現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)，現(xiàn)場(chǎng)可編程門陣列對(duì)信號(hào)作實(shí)時(shí)頻譜分析并疊加后通過千兆以太網(wǎng)，將數(shù)據(jù)以UDP方式發(fā)送到遠(yuǎn)端PC機(jī)；PC機(jī)通過C＃語言自行開發(fā)的軟件對(duì)數(shù)據(jù)進(jìn)行整合、顯示和存儲(chǔ)。針對(duì)射電信號(hào)的左右兩個(gè)旋向，系統(tǒng)中所有的信號(hào)采集和處理步驟都被分為左、右旋向兩個(gè)部分。本系統(tǒng)充分利用了現(xiàn)場(chǎng)可編程門陣列的并行性，解決了兩個(gè)旋向同時(shí)進(jìn)行實(shí)時(shí)處理的矛盾。

圖1 系統(tǒng)結(jié)構(gòu)框圖Fig.1 The block diagram of our digital observation terminal system

本文重點(diǎn)論述的數(shù)字觀測(cè)終端部分的核心是基于現(xiàn)場(chǎng)可編程門陣列的信號(hào)處理部分，主要包括:對(duì)兩路信號(hào)加窗、FFT變換、平方和開根號(hào)、取對(duì)數(shù)、疊加和通過以太網(wǎng)UDP方式封裝和傳輸?shù)忍幚聿襟E，各個(gè)步驟之間的關(guān)系如圖2。

圖2 FPGA信號(hào)處理部分結(jié)構(gòu)框圖Fig.2 The block diagram of the FPGA signal-processing section of our system

2 系統(tǒng)設(shè)計(jì)

2.1 現(xiàn)場(chǎng)可編程門陣列設(shè)計(jì)

本系統(tǒng)采用了Xilinx公司40 ns工藝、3D層疊技術(shù)的Virtex-6系列頂級(jí)現(xiàn)場(chǎng)可編程門陣列[2]: XC6VLX240，其最高工作頻率可達(dá)300 MHz以上，含有24萬個(gè)邏輯單元，可以滿足實(shí)時(shí)數(shù)據(jù)采集和處理的需要。

系統(tǒng)中雙通道AD轉(zhuǎn)換[3]部分采用4DSP公司的高速AD采集卡FMC150實(shí)現(xiàn)，F(xiàn)MC150采集卡的AD轉(zhuǎn)換芯片為TI公司的14位頂級(jí)高速AD芯片ADS62P49，其全功率輸入帶寬為500 MHz，輸入范圍10 dBm，在全速條件下其輸入信噪比可達(dá)73 dBFS(dBFS，相對(duì)于ADC的滿量程范圍)，無雜散動(dòng)態(tài)范圍SFDR為88 dBc。由于Xilinx公司的現(xiàn)場(chǎng)可編程門陣列內(nèi)部沒有集成模擬鎖相環(huán)，由其提供的時(shí)鐘孔徑抖動(dòng)較大，不能作為模擬數(shù)字轉(zhuǎn)換所需的時(shí)鐘源。因此本系統(tǒng)采用FMC150板載的模擬鎖相環(huán)產(chǎn)生的245.761 MHz時(shí)鐘作為模擬數(shù)字轉(zhuǎn)換器的采樣時(shí)鐘，和現(xiàn)場(chǎng)可編程門陣列中與采樣相關(guān)部分的時(shí)鐘。即圖2中虛線框外的所有部分都采用這個(gè)時(shí)鐘作為工作時(shí)鐘。至于虛線框內(nèi)的部分，必須工作于以千兆以太網(wǎng)所需的1 GHz頻率上，無法由245.761 MHz時(shí)鐘直接產(chǎn)生，因此使用了現(xiàn)場(chǎng)可編程門陣列集成數(shù)字鎖相環(huán)產(chǎn)生的125 MHz工作時(shí)鐘。

本系統(tǒng)的FMC150采集卡與ML605之間通過Xilinx公司定義的，帶寬達(dá)到9GB/S的LPC接口實(shí)現(xiàn)高速連接。

圖2中現(xiàn)場(chǎng)可編程門陣列內(nèi)部數(shù)據(jù)處理的步驟和精度如下:左邊的加窗起到了抑制頻譜泄露、消除柵欄效應(yīng)[3]的作用，其結(jié)果與模擬數(shù)字轉(zhuǎn)換器采樣部分保持一致為14位寬；采用FFT變換對(duì)信號(hào)作頻譜分析，F(xiàn)FT采用完全精度輸出28位實(shí)數(shù)和28位虛數(shù)；功率計(jì)算是將信號(hào)的FFT復(fù)數(shù)結(jié)果轉(zhuǎn)換為實(shí)際功率，本系統(tǒng)的功率結(jié)果是13位；取對(duì)數(shù)是對(duì)功率的對(duì)數(shù)表示，疊加是取均值，以降低數(shù)據(jù)產(chǎn)生的速率，疊加輸出的結(jié)果是13位；TCP/IP接口用來對(duì)功率結(jié)果作以太網(wǎng)UDP傳輸。下面對(duì)各部分作具體介紹。

2.1.1 加窗與FFT變換

加窗采用Memory IP core[4]，預(yù)先將8 192點(diǎn)Hanning窗系數(shù)存入存儲(chǔ)單元，與延時(shí)同步后的信號(hào)相乘。FFT變換調(diào)用FFT IP核完成[5－8]，采用流水線模式[9]，做14位8 192點(diǎn)FFT。

2.1.2 計(jì)算功率與取對(duì)數(shù)

計(jì)算功率是對(duì)FFT的復(fù)數(shù)結(jié)果作平方和與開根號(hào)運(yùn)算，系統(tǒng)調(diào)用了Xilinx的IP核完成。FFT結(jié)果為28位，實(shí)部和虛部做平方和結(jié)果為57位。取高48位開兩次根號(hào)最終結(jié)果為13位數(shù)據(jù)。取對(duì)數(shù)，采用Memory IP Core的方式作對(duì)數(shù)表進(jìn)行查詢輸出。對(duì)數(shù)表通過計(jì)算自然數(shù)1至8192的對(duì)數(shù)放大2000倍后四舍五入。最終這個(gè)對(duì)數(shù)表也是13位。整個(gè)系統(tǒng)采用流水線方式，需在末級(jí)輸出進(jìn)行相位同步，其是計(jì)算平方和、開根號(hào)和取對(duì)數(shù)模塊的運(yùn)算時(shí)間，根據(jù)FFT的輸出索引，得到新的同步索引。

2.1.3 數(shù)據(jù)疊加

疊加是通過兩個(gè)存儲(chǔ)器乒乓式相加完成。其中一個(gè)與新到的數(shù)據(jù)相加之后存入另一個(gè)存儲(chǔ)器，在完成8192點(diǎn)(一次完整的FFT結(jié)果)相加后，這種操作反轉(zhuǎn)，反復(fù)相加。疊加單元通過同步索引完成相加的起止。

2.1.4 跨時(shí)鐘域的設(shè)計(jì)

系統(tǒng)中，AD采樣、加窗、FFT變換、計(jì)算功率、取對(duì)數(shù)和疊加部分采用的時(shí)鐘頻率為245.761 MHz，而千兆以太網(wǎng)需要125 MHz的時(shí)鐘頻率。信號(hào)由頻譜分析部分到千兆以太網(wǎng)傳輸時(shí)，跨越了兩個(gè)不同的時(shí)鐘域，這種情況的直接傳輸很容易產(chǎn)生亞穩(wěn)態(tài)。并且，本系統(tǒng)兩路頻譜分析結(jié)果是相互獨(dú)立的。兩路相互獨(dú)立的信號(hào)同時(shí)進(jìn)入不同頻率的千兆以太網(wǎng)部分進(jìn)行傳輸，亞穩(wěn)態(tài)發(fā)生的概率更大。

為了避免亞穩(wěn)態(tài)的產(chǎn)生，系統(tǒng)采用基于FIFO的“等待握手機(jī)制”克服這個(gè)問題:信號(hào)采集處理部分每當(dāng)完成一定長(zhǎng)度信號(hào)的采集和處理后，就會(huì)將結(jié)果放入FIFO，并發(fā)出數(shù)據(jù)傳輸請(qǐng)求信號(hào)，使用125 MHz時(shí)鐘的千兆以太網(wǎng)部分在收到兩路的傳輸請(qǐng)求信號(hào)后，將返回一個(gè)允許傳輸信號(hào)并從FIFO中讀取處理結(jié)果，并完成兩路信號(hào)處理結(jié)果的傳輸。

2.1.5 UDP包的生成和傳輸

由于每個(gè)通道的FFT計(jì)算以及疊加是獨(dú)立完成的，所以需要同步兩通道的相位。系統(tǒng)是讓先完成的通道等待后完成的通道實(shí)現(xiàn)。兩通道的數(shù)據(jù)同步后，進(jìn)行UDP幀封裝[10－11]。系統(tǒng)采用1 024字節(jié)UDP幀。FFT疊加最終得到13位結(jié)果，傳輸前4 096個(gè)點(diǎn)。即每通道有8 192個(gè)字節(jié)，兩通道需要16 KBytes，16幀，最后再加包尾共17幀。包尾幀主要完成包的和校驗(yàn)、左右旋的標(biāo)識(shí)，以及一個(gè)完整數(shù)據(jù)包結(jié)束的指示。

系統(tǒng)采用245.76 MHz時(shí)鐘做FFT疊加，疊加1 024次耗時(shí)34 ms。即傳輸?shù)臄?shù)據(jù)是34 ms內(nèi)數(shù)據(jù)的平均值。因?yàn)镕PGA的流水線結(jié)構(gòu)，在做1 024次疊加的同時(shí)可以傳輸上次疊加結(jié)果，在保證數(shù)據(jù)的連續(xù)性和正確性時(shí)，UDP包傳輸?shù)淖畲髸r(shí)間為34 ms。這里采用1ms的幀間間隔，即一個(gè)UDP包傳輸用時(shí)17 ms，剩余17 ms空閑，同時(shí)這個(gè)空閑時(shí)間留給上位機(jī)處理。

2.2 上位機(jī)軟件設(shè)計(jì)

系統(tǒng)以C＃作為上位機(jī)軟件開發(fā)工具，其具有以下特點(diǎn)(1)簡(jiǎn)潔的語法；(2)精心的面向?qū)ο笤O(shè)計(jì)；(3)與Web的緊密結(jié)合；(4)完整的安全性與錯(cuò)誤處理；(5)版本處理技術(shù)；(6)靈活性與兼容性[12]。

上位機(jī)等待UDP接收緩沖區(qū)的數(shù)據(jù)，當(dāng)收到包尾后作包的完整性和正確性校驗(yàn)。為了減緩顯示負(fù)擔(dān)，在收到50包數(shù)據(jù)后做一次顯示。系統(tǒng)產(chǎn)生一個(gè)完整的數(shù)據(jù)包用時(shí)34 ms，所以刷新間隔為1.7 s。當(dāng)數(shù)據(jù)達(dá)到240 MB后重新另寫數(shù)據(jù)文件，方便以后數(shù)據(jù)移動(dòng)與管理。上位機(jī)軟件界面圖如圖3。

圖3 上位機(jī)軟件界面圖Fig.3 PC software interface of our system

3 截?cái)嗾`差分析

下面就圖2中，在FPGA實(shí)施的一系列算法產(chǎn)生的系統(tǒng)截?cái)嗾`差進(jìn)行分析，看其是否會(huì)對(duì)系統(tǒng)的精度帶來無法容忍的影響。采用柯西中值定理分析系統(tǒng)的截?cái)嗾`差:

其中c是xA和xT間的一個(gè)未知點(diǎn)。因?yàn)橥ǔA和xT很接近，所以，

(1)對(duì)于x＜29＝512，xA＝0，代入(2)、(3)式有:

(2)對(duì)于29≤x＜257，xT＝xA，代入(2)、(3)式，考慮結(jié)果的四舍五入，有:

(1)對(duì)于x＜29＝512，代入(4)、(5)式，考慮結(jié)果的四舍五入，有:

3、對(duì)于取對(duì)數(shù)f(x)＝2000 log10x。

(1)對(duì)于x＜29＝512，代入(8)、(9)式，考慮結(jié)果的四舍五入，有:

最終結(jié)果如圖4和圖5。圖4是FPGA數(shù)字處理部分最終輸出的相對(duì)誤差，可以看出，它是隨著數(shù)值的增大相對(duì)誤差變的越??；圖5(a)是理論值與實(shí)際最終結(jié)果輸出的比較；圖5(b)是系統(tǒng)定標(biāo)后最終顯示的結(jié)果，很明顯，系統(tǒng)在－60 dBm時(shí)誤差小于1 dBm。

經(jīng)過上面的分析，采用本文提出的方法后，系統(tǒng)誤差在可以容許的范圍內(nèi)甚至還有放寬的余地，但由于FPGA內(nèi)部還有足夠的計(jì)算資源，沒有為此降低計(jì)算的精度。

圖4 最終結(jié)果512至106的相對(duì)誤差Fig.4 Relative errors of the final outputs(in the range of 512 to 106)of the FPGA section

4 系統(tǒng)定標(biāo)

上述所有步驟中，系統(tǒng)對(duì)輸入的射電信號(hào)進(jìn)行了AD轉(zhuǎn)換、FFT和疊加等操作，對(duì)于系統(tǒng)功率而言，這些變化都屬于一次線性變換。因此，輸出的絕對(duì)數(shù)值雖然沒有物理意義，但是和輸入的射電信號(hào)能量成一次線性關(guān)系。因此在執(zhí)行完上述所有操作之后，還需要使用一元線性回歸模擬對(duì)系統(tǒng)定標(biāo)。

圖5 最終結(jié)果部分比較.(a)系統(tǒng)輸出結(jié)果比較；(b)上位機(jī)標(biāo)定結(jié)果比較Fig.5 Comparison of some final outputs to theoretical values.(a)Comparison for final outputs of the system. (b)Comparison for final outputs after being calibrated by the PC

本文采用Agilent矢量信號(hào)發(fā)生器E4438C ESG，放出10 dBm～－60 dBm步進(jìn)5 dBm的正弦信號(hào)，通過系統(tǒng)進(jìn)行計(jì)算并作記錄，結(jié)果如表1，其中，xi表示系統(tǒng)頻譜分析的結(jié)果；yi表示Agilent矢量信號(hào)發(fā)生器輸出的信號(hào)能量真值。這里x是自變量，y是應(yīng)變量，要求y對(duì)x的回歸。

表1 信號(hào)能量對(duì)應(yīng)表Table 1 A list of signal-energy inputs and corresponding signal-energy outputs for the system

其誤差總和，可以表示為誤差平方和的形式:

解上式，可得:

本文樣本總數(shù)n＝15，計(jì)算參數(shù)b的估計(jì):

計(jì)算參數(shù)a的估計(jì):

因此所求的回歸直線方程為:

回歸直線與實(shí)測(cè)真值散點(diǎn)的關(guān)系如圖6。

相關(guān)系數(shù)rxy＞0.8，表明x與y有很強(qiáng)的線性相關(guān)性，說明系統(tǒng)采用的一元一次回歸模型的正確性，同時(shí)也說明了上述擬合過程得到的估計(jì)系數(shù)a和b是正確的。

5 結(jié)果分析

為測(cè)試系統(tǒng)的線性度，使用Agilent E4438C ESG矢量信號(hào)發(fā)生器進(jìn)行測(cè)試。Agilent E4438C ESG調(diào)至頻率步進(jìn)掃描方式，輸出805～875 MHz、5 000點(diǎn)、1 s積分時(shí)間、－2 dBm正弦信號(hào)，接入系統(tǒng)進(jìn)行測(cè)試。系統(tǒng)經(jīng)過70 min的測(cè)試，其掃頻頻段為805～863 MHz，結(jié)果如圖7，整個(gè)掃頻過程得到的頻譜結(jié)果是一條直線，經(jīng)過對(duì)存儲(chǔ)數(shù)據(jù)的分析發(fā)現(xiàn)，信號(hào)功率波動(dòng)在－2 dBm以下，頻譜分析的結(jié)果最大誤差在0.1 dBm以內(nèi)，屬于正常范圍。說明系統(tǒng)具體良好的測(cè)試精度。

圖6 信號(hào)能量散點(diǎn)圖與其回歸直線圖Fig.6 A plot of signal-energy outputs versus signal-energy inputs with the best-fit linear relation included

圖7 掃頻測(cè)試結(jié)果Fig.7 Results of the frequency-sweeping test

圖8是用MATLAB導(dǎo)入歷史數(shù)據(jù)繪制的圖，能實(shí)時(shí)反映系統(tǒng)對(duì)頻率的響應(yīng)情況。由圖8可以看出，在每隔0.03 MHz的頻點(diǎn)上都有信號(hào)的能量值，符合系統(tǒng)軟件設(shè)置的最低頻率分辨率0.03 MHz。而且，從圖8(b)可以看出，在0.03 MHz頻段內(nèi)，系統(tǒng)繪制了4條譜線，所以，在不考慮峰值能量的情況下，系統(tǒng)的最低頻率分辨率可達(dá)0.007 5 MHz。

圖8 頻率分辨率測(cè)試結(jié)果.(a)3條譜線；(b)11條譜線Fig.8 Results of the test for the frequency resolution.(a)The case with three spectral lines. (b)The case with eleven spectral lines

綜上所述，系統(tǒng)的技術(shù)指標(biāo)與目前使用的數(shù)字觀測(cè)終端比較結(jié)果如表2。

6 結(jié)束語

系統(tǒng)針對(duì)800～975 MHz頻段太陽活動(dòng)觀測(cè)信號(hào)，提出了完整的終端解決方案，系統(tǒng)基于Xilinx FPGA XC6VLX240設(shè)計(jì)了整個(gè)頻譜分析過程以及千兆以太網(wǎng)UDP的傳輸。目前，系統(tǒng)已經(jīng)完成了測(cè)試(實(shí)物圖見圖9)，加入實(shí)際信號(hào)，實(shí)踐證明了系統(tǒng)的正確性、可靠性和可行性。上述通過FPGA、高速ADC和軟件無線電構(gòu)建射電天文觀測(cè)儀器的方法，被證明是有效的，將在未來的射電天文領(lǐng)域發(fā)揮更加巨大的作用。

圖9 數(shù)字終端實(shí)物圖Fig.9 A picture of our digital observation terminal

表2 本系統(tǒng)與原系統(tǒng)方案的技術(shù)指標(biāo)的比較Table 2 Comparison between technical specifications of our system and those of a current system in use

[1] 陳玨利，曾成志，鄭海榮，等.基于ADS6122和FPGA的多通道信號(hào)采集系統(tǒng)的設(shè)計(jì)[J].電子器件，2012，35(4):406－411.

Chen Jueli，Zeng Chengzhi，Zheng Hairong，et al.Design of multichannel data acquisition system based on ADS6122 and FPGA[J].Chinese Journal of Electron Devices，2012，35(4): 406－411.

[2] 朱凱，張堅(jiān).基于解析信號(hào)處理的下變頻系統(tǒng)FPGA實(shí)現(xiàn)與天文應(yīng)用[J].天文研究與技術(shù)——國(guó)家天文臺(tái)臺(tái)刊，2009，6(1):51－56.

Zhu Kai，Zhang Jian.The FPGA realization of a DDC system based on analytical-signal processing and its application in astronomy[J].Astronomical Research＆Technology——Publications of National Astronomical Observatories of China，2009，6(1):51－56.

[3] 劉廣臣，張惠安，賈愛賓.數(shù)字信號(hào)處理中的加窗問題研究[J].長(zhǎng)沙大學(xué)學(xué)報(bào)，2003，17 (4):59－62.

Liu Guangchen，Zhang Huian，Jia Aibin.Study on the window-adding problem in the digital signal processing[J].Journal of Changsha University，2003，17(4):59－62.

[4] Xilinx Corporation.LogiCORE IP BlockMemoryGenerat-or v6.2.[EB/OL].[2013-04-21]. http://www.xilinx.com.，2011:1－119.

[5] Xilinx Corporation.LogiCORE IP Fast Fourier Transfo-rm v7.1.[EB/OL].[2013-04-21].http://www.xilinx.com.，2011:1－59.

[6] 任健，高曉蓉.基于FPGA的FFT處理器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010(24):142－144＋147.

Ren Jian，Gao Xiaorong.FPGA-based design of FFT processor[J].Modern Electronics Technique，2010(24):142－144＋147.

[7] 劉健，史彩娟，趙麗莉.基于FPGA的高速浮點(diǎn)FFT的實(shí)現(xiàn)研究[J].微型機(jī)與應(yīng)用，2012 (14):79－81＋84.

Liu Jian，Shi Caijuan，Zhao Lili.Research of high speed floating point FFT based on FPGA[J].Microcomputer＆Its Applications，2012(14):79－81＋84.

[8] 劉彬杰，吳廷婷.基于Xilinx FPGA IP核的FFT算法的設(shè)計(jì)與實(shí)現(xiàn)[J].內(nèi)江科技，2011 (4):154－155.

[9] 樊光輝，許茹，王德清.基于FPGA的高速流水線FFT算法實(shí)現(xiàn)[J].電子工程師，2008，34(3):38－40＋53.

Fan Guanghui，Xu Ru，Wang Deqing.Implementation of high speed pipelining FFT algorithm based on FPGA[J].Electronic Engineer，2008，34(3):38－40＋53.

[10] 徐進(jìn)，陳卯蒸，李健.嵌入式TCP/IP協(xié)議在接收機(jī)杜瓦性能參數(shù)監(jiān)測(cè)系統(tǒng)中的應(yīng)用[J].天文研究與技術(shù)——國(guó)家天文臺(tái)臺(tái)刊，2011，8(2):108－112.

Xu Jin，Chen Maozheng，Li Jian.Application of an embedded TCP/IP protocol in a dewar performance-parameter monitoring system of a radio receiver[J].Astronomical Research＆Technology——Publications of National Astronomical Observatories of China，2011，8(2):108－112.

[11] 諶俊毅，陳東，范玉峰，等.基于嵌入式系統(tǒng)的望遠(yuǎn)鏡遠(yuǎn)程控制實(shí)驗(yàn)[J].天文研究與技術(shù)——國(guó)家天文臺(tái)臺(tái)刊，2007，4(1):36－41.

Chen Junyi，Chen Dong，F(xiàn)an Yufeng，et al.The remote control experiment of the telescope based on the embedded internet[J].Astronomical Research＆Technology——Publications of National Astronomical Observatories of China，2007，4(1):36－41.

[12] 高經(jīng)理.C＃語言的特點(diǎn)[EB/OL].[2013-04-21].http://www.365zhaosheng.com/html/2010/06/20100629152156215454.shtml.

Design and Implementation of a Digital Observation Terminal for Solar Radio Observation within the 800MHz－975MHz Band

Zhang Xiyang1，2，He Lesheng1，2，Dong Liang2，3，Yang Xiaoling4
(1.College of Information Science and Engineering，Yunnan University，Kunming 650091，China，Email:he＿lesheng＠263.net；2.Key Laboratory of Structure and Evolution of Celestial Bodies，Chinese Academy of Sciences，Kunming 650011，China；3.Yunnan Observatories，Chinese Academy of Sciences，Kunming 650011，China；4.College of Communication and Information Engineering，University of Electronic Science and Technology of China，Chengdu 611731，China)

The 10m solar radio telescope of the Yunnan Observatories(at the Phoenix Mountain)is an important observational equipment of solar radio physics in China.With its original design，the radio telescope did not work properly in the 800MHz－975MHz band because of the interference of mobile phones.In recent years，with the enhancement of the technological specifications of microwave devices and digital components，and with the change of the operation bands of mobile phones，solar radio observation with the telescope in this important band becomes feasible.In this paper we propose real-time signal acquisition/processing methods for the solar radio observation using the telescope in the 800MHz－975MHz band based on the FPGA and Gigabit-Ethernet technologies.The pipeline of the system in which we implement the methods adopts the Verilog hardware description language，so that it has achieved data transmission through a Gigabit Ethernet and has improved the data-transmission efficiency.We have obtained real-time solar radio spectra through this system. In addition，the system incorporates time-sharing transmission mechanisms，which allow the Gigabit-Ethernet UDP packet transmission.We finally present the error analysis of outputs of the system as well as results of certain tests of the system.These show the accuracy and reliability of the proposed real-time methods.

Radio astronomy；Real-time signal processing；FPGA；Gigabit Ethernet；Digital observation terminal

TP274

A

1672－7673(2014)02－0118－09

2013－04－21；

2013－05－10

張西洋，男，碩士.研究方向:數(shù)字信號(hào)處理.Email:he＿lesheng＠263.net