摘 要：隨著硅珊MOS器件的出現(xiàn)，多晶硅漸漸成為先進器件材料的主力軍。文章主要對多晶硅刻蝕的特性進行研究，希望能夠給相關(guān)人士一定的借鑒。

關(guān)鍵詞：多晶硅；刻蝕；研究

1 硅和多晶硅刻蝕的介紹

硅柵（Poly Gate）的干法刻蝕：

隨著晶體管尺寸的不斷縮小對硅柵的刻蝕就越具有挑戰(zhàn)性。因為受到光刻線寬的限制，為達到最后的CD線寬要求往往需要先對光阻進行縮小處理，然后進一步往下刻蝕。BARC打開后，再以光阻為阻擋層將TEOS打開。接著把剩余的光阻去除，再以TEOS作為阻擋層對硅柵進性刻蝕。為了保護柵極氧化層不被損傷，通常要把硅柵的刻蝕分成幾個步驟：主刻蝕、著陸刻蝕和過刻蝕。主刻蝕通常有比較高的刻蝕率但對氧化硅的選擇比較小。通過主刻蝕可基本決定硅柵的剖面輪廓和關(guān)鍵尺寸。著陸刻蝕通常對柵極氧化層有比較高的選擇比以確保柵極氧化層不被損傷。一旦觸及到柵極氧化層后就必須轉(zhuǎn)成對氧化硅選擇比更高的過刻蝕步驟以確保把殘余的硅清除干凈而不損傷到柵極氧化層。

Cl2，HBr，HCl是硅柵刻蝕的主要氣體，Cl2和硅反應生成揮發(fā)性的SiCl4而HBr和硅反應生成的SiBr4同樣具有揮發(fā)性。為了避免傷及柵極氧化層，任何帶F基的氣體如CF4，SF6，NF3都不能在過刻蝕的步驟中使用。

2 硅和多晶硅刻蝕的結(jié)構(gòu)

我們介紹一個Logic刻蝕的程式，刻蝕多晶硅的結(jié)構(gòu)包括PR，SION，Poly，Oxide。多晶硅的線寬要求非常小。如圖1所示。

在MOS器件中，摻雜的LPCVD多晶硅是用做柵極的導電材料。摻雜多晶硅線寬決定了有源器件的柵長，并會影響晶體管的性能。因此，CD控制是很關(guān)鍵的。多晶硅柵的刻蝕工藝必須對下層柵氧化層有高的選擇比并具有非常好的均勻性和可重復性。同時也要求高度的各向異性，因為多晶硅柵在源/漏的注入過程中起阻擋層的作用。傾斜的側(cè)壁會引起多晶硅柵結(jié)構(gòu)下面部分的摻雜。

刻蝕多晶硅（硅）通常是一個三步工藝過程。這使得在不同的刻蝕步驟中能對各向異性刻蝕和選擇比進行優(yōu)化。這三個步驟是：

（1）第一步是預刻蝕，用于去除自然氧化層、硬的掩蔽層（如SiON）和表面污染物來獲得均勻的刻蝕（這減少了刻蝕中作為微掩蔽層的污染物帶來的表面缺陷）。

（2）接下來的是刻至終點的主刻蝕。這一步用來刻蝕掉大部分的多晶硅膜，并不損傷柵氧化層和獲得理想的各向異性的側(cè)壁剖面。

（3）最后一步是過刻蝕，用于去除刻蝕殘留物和剩余多晶硅，并保證對柵氧化層的高選擇比。這一步應避免在多晶硅周圍的柵氧化層形成微槽。

3 硅和多晶硅刻蝕的實驗

在MOS器件中，刻蝕多晶硅（硅）的第一步工藝過程（去除自然氧化層、硬的掩蔽層SiON）中，會出現(xiàn)刻蝕中作為微掩蔽層的污染物帶來的表面缺陷。致使多晶硅相連導電，造成器件不能工作，結(jié)果導致低的良品率。我們需要在這預刻蝕的步驟中能對程序進行優(yōu)化。圖2所示缺陷類型分析圖。

3.1 掃描電鏡和能譜分析

利用SEM環(huán)境掃描電子顯微鏡對原料的形貌進行觀察及元素組成進行分析。掃描電子分析結(jié)果見圖3以及掃描電鏡及能譜分析結(jié)果見圖4所示：

圖3 缺陷示意圖

圖4 掃描電鏡及能譜分析結(jié)果

由圖3缺陷示意圖可知，晶片缺陷在硅片的邊上，形成一堆的形狀。從圖4掃描電鏡及能譜分析結(jié)果表現(xiàn)為SiON已經(jīng)刻蝕完畢，只剩下多晶硅沒有被刻蝕。

3.2 刻蝕工藝所使用的儀器及型號

本章實驗所用的儀器及型號是日本生產(chǎn)的TEL- Unity IIe型號

圖5 儀器設(shè)備

3.3 刻蝕工藝的分析和優(yōu)化

從機臺本身的工藝參數(shù)去驗證晶片缺陷的來源。用一片單晶硅首先去測試晶片缺陷的數(shù)量，然后把它放進機器的腔室，用產(chǎn)品的程序只是通氣體和壓力運行，最后再去測試晶片缺陷的數(shù)量，用這次的數(shù)量減去上次的數(shù)量，得到的是機臺的缺陷測試結(jié)果：

圖6 晶片激光作用樣品的電子電鏡高分辨像

圖6晶片激光作用樣品的電子電鏡高分辨像所示，測試結(jié)果和產(chǎn)品缺陷圖是一致的，并且從EDX分析出有C，F(xiàn)，O的成分。

刻蝕殘留物是刻蝕以后留在硅片表面不想要的材料。它常常覆蓋在腔體內(nèi)壁或被刻蝕圖形的底部。它的產(chǎn)生有多種原因，例如被刻蝕膜層中的污染物、選擇了不合適的化學刻蝕劑、腔體中的污染物、膜層中不均勻的雜質(zhì)分布?？涛g以后的殘留物有不同的名稱，包括長細線條、掩蔽物、冠狀物和柵條。長細線條是一些沒有完全去除干凈的細小的被刻蝕材料殘留物，具有電活性，能在圖形之間形成不希望的短路。

聚合物的形成有時是有意的，是為了在刻蝕圖形的側(cè)壁上的形成抗腐蝕膜從而防止橫向刻蝕，這樣做能形成高的各向異性圖形，因為聚合物能阻擋對側(cè)壁的刻蝕，增強刻蝕的方向性，從而實現(xiàn)對圖形關(guān)鍵尺寸的良好控制。這些聚合物是在刻蝕過程中由光刻膠中的碳轉(zhuǎn)化而來并與刻蝕氣體和刻蝕生成物結(jié)合在一起而形成的。

這些側(cè)壁聚合物很復雜，包括刻蝕劑和反應的生成物。聚合物鏈有很強的難以氧化和去除的碳氟鍵。然而，這些聚合物又必須在刻蝕完成以后去除，否則器件的成品率和可靠性都會受到影響。這些側(cè)壁的清洗常常需要在等離子體清洗工藝中使用特殊的化學氣體，或者有可能用強溶劑進行濕法清洗后再用去離子水進行清洗。

聚合物鏈有很強的難以氧化和去除的碳氟鍵，聚合物淀積在工藝腔中的內(nèi)部部件，也被聚合物覆蓋。如圖7所示，形成CFx的聚合物淀積在工藝腔中，這是對于CF4/CO/Ar/CH2F2氣體反應形成的聚合物。但對于刻蝕掩蔽層SiON的程序采用的是CF4/CHF4/O2氣體，它產(chǎn)生的聚合物帶有CxHFx，不容易覆蓋在工藝腔體中，并且容易毀壞工藝腔體中的覆蓋層，使聚合物從工藝腔體中落在晶片表面，形成晶體缺陷。聚合物形成原理如圖8。

圖8 聚合物形成原理

3.4 試驗結(jié)果與討論

聚合物淀積的一個不希望的副作用是工藝腔中的內(nèi)部部件也被聚合物覆蓋?？涛g工藝腔需要定期的清洗來去除聚合物或替換掉不能清洗的部件。所以我們研究改變工藝參數(shù)來減低聚合物淀積到晶片表面。

通常，標準的工藝順序是首先晶片吸附，再襯底表面上提供能量比較高的離子，然后當工藝完成后，晶片進行去電荷。這樣的工藝順序容易使工藝腔體中和其他部件上的聚合物在晶片吸附和去電荷的過程中掉在晶片上。如圖9標準的工藝過程順序。

圖9 標準的工藝過程順序

根據(jù)圖10改進的工藝過程順序，通過優(yōu)化的反應程序，在工藝吸附電荷和釋放電荷的步驟一直給襯底表面上提供能量比較高的離子作用，使刻蝕工藝腔形成聚合物，從而減低聚合物淀積到晶片表面。圖11 所示為優(yōu)化后的反應程序。

3.5 本章小結(jié)

3.5.1 對于刻蝕多晶硅（硅）的第一步工藝過程（去除自然氧化層、硬的掩蔽層SiON）中，會出現(xiàn)刻蝕中作為微掩蔽層的污染物帶來的表面缺陷。

圖10 改進的工藝過程順序

圖11 優(yōu)化后的反應程序

3.5.2 通過機臺參數(shù)的測試，發(fā)現(xiàn)機臺端測試的結(jié)果與產(chǎn)品反應出來的缺陷是同樣的，SEM和EDX實驗結(jié)果均表明，造成缺陷的原因是由于腔體中有聚合體的殘留。

3.5.3 刻蝕工藝腔需要定期的清洗來去除聚合物或替換掉不能清洗的部件，可以使殘留物減低。

優(yōu)化實驗研究結(jié)果還表明，在同樣腔體環(huán)境中，如果采用優(yōu)化程序可以延長刻蝕工藝腔需要定期清洗的時間。