摘要 實(shí)木地板圖像采集和預(yù)處理是基于計(jì)算機(jī)視覺的地板等級(jí)在線分選的重要步驟，由于圖像數(shù)據(jù)量大，采用基于CPU架構(gòu)的軟件處理方法無法滿足在線分選的實(shí)時(shí)性要求。該文充分利用FPGA的并行處理能力和流水線技術(shù)，設(shè)計(jì)了靈活度高、處理速度快的地板圖像采集與預(yù)處理系統(tǒng)。設(shè)計(jì)的基于FPGA并行運(yùn)算的快速中值濾波算法，有效解決了經(jīng)典中值濾波算法比較次數(shù)多、比較速度慢的問題。實(shí)驗(yàn)結(jié)果表明該文所設(shè)計(jì)的算法能夠顯著提高圖像預(yù)處理速度。

關(guān)鍵詞 實(shí)木地板；圖像處理；圖像采集；中值濾波

中圖分類號(hào) S784 文獻(xiàn)標(biāo)識(shí)碼 A 文章編號(hào) 0517-6611（2014）17-05683-03

Abstract Solid wood flooring image acquisition and preprocessing is an important step on the floor level sorting based on computer vision； because a large amount of image data，the use of online sorting unable to meet the realtime requirements of CPU processing method based on the software architecture. By utilizing the FPGA parallel processing capabilities and pipeline technology，flexibility and high processing speed of image acquisition and preprocessing systems for floor was designed. Design of FPGAbased parallel computing fast median filtering algorithm，an effective solution to the classical median filtering algorithm is relatively more often. Experimental results show that the proposed algorithm is designed to significantly improve the speed of image preprocessing.

Key words Solid wood floor； Image processing； Image acquisition； Median filtering

實(shí)木地板表面缺陷嚴(yán)重影響了地板等級(jí)和質(zhì)量[1]。在實(shí)木地板等級(jí)在線分選系統(tǒng)中，采集到的圖像數(shù)據(jù)量大，實(shí)時(shí)性要求比較高?；?CPU架構(gòu)的指令串行處理方法處理圖像時(shí)消耗時(shí)間長(zhǎng)，在一定程度上影響了板材分選的實(shí)時(shí)性[2-3]?，F(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，簡(jiǎn)稱FPGA）是基于硬件的處理器，具有強(qiáng)大的并行處理能力，與DSP、ARM等相比，F(xiàn)PGA能夠?qū)崿F(xiàn)硬件加速和流水線技術(shù)，因而在處理數(shù)據(jù)流量大的圖像方面擁有得天獨(dú)厚的優(yōu)勢(shì)[4-6]。

該文首先設(shè)計(jì)了基于FPGA的地板圖像實(shí)時(shí)采集系統(tǒng)，其次針對(duì)經(jīng)典中值濾波算法比較次數(shù)多、處理時(shí)間長(zhǎng)的缺點(diǎn)[7]，充分發(fā)揮FPGA的并行處理能力和流水線技術(shù)，設(shè)計(jì)了基于FPGA硬件的并行中值濾波算法。實(shí)驗(yàn)結(jié)果表明該文設(shè)計(jì)的系統(tǒng)和算法能夠在保證處理效果的基礎(chǔ)上明顯提高處理速度。

3.3 地板圖像測(cè)試 使用硬件在環(huán)仿真方法對(duì)設(shè)計(jì)的算法進(jìn)行測(cè)試。將該文算法處理結(jié)果與MATLAB的處理結(jié)果進(jìn)行對(duì)比（圖7）。由圖7可以看出，在FPGA處理結(jié)果圖像的左邊界和上邊界各出現(xiàn)1條黑線。通過讀取Workspace中的像素灰度值可以發(fā)現(xiàn)，這2條黑線正好是2單個(gè)像素寬。其實(shí)這是圖像模板卷積的固有缺陷，由于單個(gè)像素寬不會(huì)影響圖像整體，可直接將其忽略。

文中圖像濾波算法使用的時(shí)鐘是經(jīng)PLL倍頻后的50MHz輸出時(shí)鐘，在不考慮初始情況下，每隔1個(gè)時(shí)鐘處理1個(gè)像素，那么對(duì)于1幅像素為640×480的灰度圖像來說，處理時(shí)間約為6.144 ms。在該頻率下，將FPGA的處理時(shí)間與PC機(jī)的處理時(shí)間進(jìn)行對(duì)比（表1）。其中計(jì)算機(jī)的硬件環(huán)境為：Windows XP操作系統(tǒng)，Intel雙核CPU，主頻2 GHz，1.99 GB內(nèi)存，320 GB硬盤，處理平臺(tái)為MATLAB 2011b。表2是該濾波模塊邏輯資源占用情況。

通過以上分析可以看出，與基于CPU架構(gòu)的串行處理算法相比，基于FPGA的快速中值濾波算法不僅占用的邏輯資源少，而且容易實(shí)現(xiàn)，處理同樣大小的圖像，其處理速度也明顯優(yōu)于PC機(jī)。

4 結(jié)論

該文設(shè)計(jì)了基于FPGA的實(shí)木地板圖像采集和預(yù)處理系統(tǒng)，其次針對(duì)經(jīng)典中值濾波算法比較次數(shù)多、處理時(shí)間長(zhǎng)的缺點(diǎn)，設(shè)計(jì)了基于FPGA硬件的并行中值濾波算法，該算法能夠在保證濾波結(jié)果的基礎(chǔ)上提高圖像處理速度。與傳統(tǒng)基于計(jì)算機(jī)的實(shí)木地板圖像采集系統(tǒng)和預(yù)處理算法相比，該文所設(shè)計(jì)的算法靈活度高、實(shí)時(shí)性強(qiáng)，對(duì)實(shí)際生產(chǎn)實(shí)踐具有一定的參考意義和創(chuàng)新性。

參考文獻(xiàn)

[1]張怡卓，曹軍，許雷，等. 實(shí)木地板缺陷形態(tài)學(xué)分割與SOM識(shí)別[J].電機(jī)與控制學(xué)報(bào)，2013，17（4）：116-120.

[2] 侯法柱，彭楚武，方亮. 圖像中值濾波算法及其 FPGA 的實(shí)現(xiàn)[J]. 微計(jì)算機(jī)信息，2011，27（1）：69-71.

[3] 王德勝，康令州. 基于 FPGA 的實(shí)時(shí)圖像采集與預(yù)處理[J]. 電視技術(shù)，2011，35（3）：32-35.

[4] 孫春鳳，袁峰，丁振良. 基于 FPGA 的多通道高速 CMOS 圖像采集系統(tǒng)[J]. 計(jì)算機(jī)工程與應(yīng)用，2008，44（21）：46-48，105.

[5] 魏常偉，袁縱橫，張文濤，等. 基于 FPGA 的新型高速 CCD 圖像數(shù)據(jù)采集系統(tǒng)[J]. 電子技術(shù)應(yīng)用，2010（4）：47.

[6] 楊國田，張健，吳華，等. 基于 FPGA 的高速圖像采集處理系統(tǒng)[J]. 華中科技大學(xué)學(xué)報(bào)：自然科學(xué)版，2013（S1）：149-152.

[7] 沈?qū)W利，王肅國. 基于 FPGA 的改進(jìn)型中值濾波算法研究[J]. 微電子學(xué)與計(jì)算機(jī)，2014，31（1）：21-24.