易 鴻

(四川文理學院 物理與機電工程學院， 四川 達州 635000)

常見的壓控振蕩器(VCO)有LC壓控振蕩器、RC壓控振蕩器和晶體壓控振蕩器等，對壓控振蕩器的技術要求主要有：頻率穩(wěn)定度好、控制靈敏度高、調頻范圍寬、頻偏與控制電壓成線性關系并宜于集成等。在壓控振蕩器設計中，滿足其頻率要求而降低功耗和相位噪聲是設計中的難點[1-3]。本文就是在對比各類方法優(yōu)缺點的基礎上，設計出一種自開關偏置電路結構，這種結構是以減小1/f噪聲和抑制其變頻轉化相結合，實現低相位噪聲。同時采用低電壓供電方式有效降低其功耗，合理選擇尾電流偏置管的工作區(qū)，還能消除功耗對開關幅度的依賴性。

1 電路設計

為了實現低功耗和低相位噪聲的壓控振蕩器，電路采用線性區(qū)偏置和電流復用技術，以實現低電壓供電和低功耗，同時設計一種自開關偏置結構以有效地降低相位噪聲。設計電路如圖1所示。

圖1 壓控振蕩器的設計電路

1.1 低功耗分析

本設計中的壓控振蕩器釆用低電壓供電以實現低功耗，設計電路中NM3作為尾電流偏置管會被周期性地開關動作，這里的電流偏置是為電路全局供電，所以不用電壓偏置去設計電路中所需要的電流，為分析方便，采用兩個匹配的MOS管用基準電流鏡像來替代給電路提供電流，如圖2所示。

圖2 等效線性區(qū)MOS管

設置MOS管工作在線性區(qū)，其NM3漏端電流為[4]：

(1)

其中β是MOS管的放大系數，Vds3是圖1中NM3的漏極擊穿電壓，VB是直流偏置，ASW是開關信號幅度，ω0是振蕩頻率，Vth是MOS管的閾值電壓，Ia(t)和Ib(t)分別為圖2中的鏡像電流，Ia(t)和Ib(t)的定義如下[5]：

(2)

(3)

其平均值為：

(4)

(5)

與之對應NM3工作在線性區(qū)時的漏電流平均值為：

(6)

1.2 低相位噪聲分析

相位噪聲一般是指在系統(tǒng)內各種噪聲作用下引起的輸出信號相位的隨機起伏，通常相位噪聲分為頻率短期穩(wěn)定度和頻率長期穩(wěn)定度。頻率短期穩(wěn)定度是由隨機噪聲引起的相位起伏或頻率起伏，頻率長期穩(wěn)定度是由溫度、老化等引起的頻率慢漂移[6-8]。這里考慮的相位噪聲主要是頻率短期穩(wěn)定度問題。

圖3 改進型自開關偏置壓控振蕩器

在壓控振蕩器設計中所牽涉的隨機噪聲主要是由噪聲源和轉化增益引起，為了實現低相位噪聲設計，本設計提出一種減小1/f噪聲和抑制其變頻轉化相結合的方案，如圖3所示。圖3中NM1，NM2和PM1，PM2為互補的交叉耦合管，為電路提供負阻。NM3和NM4是尾電流偏置管，為整個電路供電。Vp和Vn是振蕩信號輸出，CC為耦合電容，一般取值CC=0.5 μF，VB提供直流偏置，柵極驅動電阻一般取RB=10 Ω，RB和Cf構成簡單的低通濾波電路，其中取Cf=0.5 μF。工作時Vp和Vn通過CC把振蕩信號耦合到NM3和NM4的柵極，偏置管會隨Vp和Vn的振蕩頻率周期性通斷，1/f噪聲得以減小。同時低通濾波器濾除偏置路徑中的噪聲，有效提高帶外相位噪聲性能。耦合管NM1和NM2的源端加入退耦電容CD，為抑制其閃爍噪聲上變頻。當Vp為高電平，Vn為低電平時，NM1和NM4關斷，NM2和NM3導通，此時電流從管子NM2經過CD流入NM3；當Vn為高電平，Vp為低電平時，電流從NM1經過CD流入NM4。退耦電容CD的取值由CD和相位噪聲的關系決定，CD的取值適當時對通路中的基頻成分呈低阻通道，對負阻管的低頻閃爍噪聲呈高阻態(tài)，此時負阻管上的二次諧波不再被1/f噪聲調制，轉化增益被有效地抑制。

1.3 參數優(yōu)化

1.3.1 開關幅度

電路中NM3和NM4上面所加的開關信號為

Vgs3(t)=VB+ASWcos(ω0t)，

(7)

其中開關幅度ASW大小由電路中各電容綜合決定

(8)

其中k定義為

(9)

由(9)式可以看出k越大得到的開關幅度越大，因此用較大的耦合電容CC和較小的Cf+Cgs3來改善帶內相位噪聲性能。

1.3.2 退耦電容CD的取值

對相位噪聲隨CD變化的仿真結果如圖4所示，圖中橫坐標為CD的取值，縱坐標為相位噪聲。由圖中可以看出CD太小和太大時，相位噪聲都不理想，只有CD=1.5 pF時，相位噪聲達到最小值，此時CD對于低頻處NM1的1/f噪聲呈高阻態(tài)，因此，CD=1.5 pF為最優(yōu)的電容取值。

2 仿真結構及性能比較

圖5 開關電容陣列

本設計中的振蕩信號Vp和Vn采用圖5的二進制開關電容陣列電路獲取。開關電容陣列使用3組開關結構，電容值設置為二進制加權結構形式，即C1=2C2=4C3，使壓控曲線間的頻率跳變變化均勻，電阻R1、R2、R3分別為各MOS管的導通電阻Ron，開關電容的品質因數Q及Ron定義如下：

(10)

(11)

電路基于SMIC 0.18 μm工藝實現，使用Assura工具進行版圖驗證及電路仿真，圖6是VCO版圖布局，圖7是其調諧曲線，圖8是相位噪聲的測試結果。圖7中8種壓控特性曲線分別用控制字000到111控制狀態(tài)，控制電壓范圍在0.1～1.1 V變化時，對應頻率范圍為2.38～2.55 GHz，在這個頻段范圍線性化程度都比較好，說明了分布式偏置的可變電容結構對于增益線性化有很好的作用。

圖8是利用VCO綜合性能評價優(yōu)值FOM對其描述[5]，FOM的定義為：

(12)

圖6 VCO版圖

圖7 頻率調諧特性的測試結果

圖8 相位噪聲測試結果

式中L(△f)表示△f頻偏處測得的單邊相位噪聲，fc為載波振蕩頻率，Pdc為直流功耗，FOM參數體現相位噪聲大小，其值越小說明其性能越好。在振蕩頻率為2.55 GHz時，分別在△f=1 MHz，100 kHz和10 kHz頻偏處測得FOM值為-122.8 dBc/Hz，-97.46 dBc/Hz和-77.55 dBc/Hz，這些值相對一些文獻中常規(guī)取值都偏小，說明所設計結構對閃爍噪聲的影響能有效降低。

3 結束語

設計采用SMIC 0.18 μm標準CMOS工藝，可實現用于中心工作頻率為2.55 GHz的Zigbee壓控振蕩器。通過對設計電路線性化程度、相位噪聲以及功耗的仿真測試，在1.2 V電源電壓、振蕩頻率2.55 GHz時，該壓控振蕩器的功耗僅有2.3 mW。設計能實現低功耗、低相位噪聲和線性頻率調諧的性能指標。

[參考文獻]

[1] BEVILACQUA A，ANDREANI P. An Analysis of 1/fNoise to Phase Noise Conversion in CMOS Harmonic Oscillators[J]. IEEE Trans. Circuits Syst. I，Reg. Papers，2012，59(5)：938-945.

[2] HONG G P，LEE S G. Gm-Boosted Differential Drain-to-Source Feedback Colpitts CMOS VCO[J]. IEEE Trans. Microw. Theory Tech，2011(59)：1811-1821.

[3] 伍翠萍，何波，于奇，等.一種低電壓低功耗的環(huán)形壓控振蕩器設計[J].微電子學與計算機，2008，25(5)：69-72.

[4] VERCESI V，FANORI L，BERAARDINIS de F，et al. A dither-less all digital PLL for cellular transmitters[J]. IEEE J. Solid-State Circuits，2012，47(8)：1908-1920.

[5] LIU Wei，LI Wei，REN Peng，et al. A PVT tolerant 10 to 500 MHz all-digital phase-locked loop with coupled TDC and DCO[J]. IEEE J. Solid-State Circuits，2010，45(2)：313-321.

[6] 蔡志明，陳瑩梅，李智群，等.GPS射頻接收芯片中低功耗壓控振蕩器的設計[J].微電子學，2009，39(6)：790-792.

[7] DENG Wei，OKADA K，MATSUZAWA A. Class-C VCO With Amplitude Feedback Loop for Robust Start-Up and Enhanced Oscillation Swing[J]. IEEE J. Solid-State Circuits，2013，48(2)：429-440.

[8] LIANGGE X，LINDFORS S，STADIUS K，et al. A 2.4 GHz Low-Power All-Digital Phase Locked-Loop[J]. IEEE J. Solid-State Circuits，2010，45(8)：1513-1521.

[9] 胡錦，劉清波，劉觀承，等.一種低壓低功耗的環(huán)形壓控振蕩器設計[J].宇航計測技術，2010，30(3)：53-56.

[10] 尹飛，郭仲杰，季輕舟，等.一種低功耗等線性度全差分式壓控振蕩器的設計[J].科學技術與工程，2010，10(19)：4789-4792.

[11] 樊祥寧，曾軍，李斌，等.低功耗低相位噪聲4.8 GHz CMOS壓控振蕩器芯片設計[J].高技術通訊，2011，21(12)：1285-1290.

[12] 李仲秋，曾全勝.GPS校頻的壓控振蕩器設計[J].現代電子技術，2011，34(14)：144-147.