崔金洪

（深圳方正微電子有限公司，廣東 深圳 518116）

CMOS工藝中NPN bipolar的開發(fā)

崔金洪

（深圳方正微電子有限公司，廣東 深圳 518116）

由于技術(shù)的迅速發(fā)展與突破，使集成電路的制造得以在短短的60年間，單一晶粒已經(jīng)可以容納數(shù)千萬個(gè)電晶體的超大型集成電路。其主要工藝為CMOS工藝，原因是它有功耗低、集成度高、噪聲低、抗輻射能力強(qiáng)等優(yōu)點(diǎn)，但是傳統(tǒng)bipolar工藝有頻率高、功率大的優(yōu)點(diǎn)，因此提出在CMOS中集成三極管、二極管。論述了在0.5 μm CMOS工藝中集成NPN bipolar的方法以及各個(gè)關(guān)鍵技術(shù)指標(biāo)的確定。

互補(bǔ)型場(chǎng)效應(yīng)晶體管；雙極；實(shí)驗(yàn)設(shè)計(jì)；擊穿電壓

1 引言

CMOS(Complementary Metal-Oxide Semiconductor)集成電路采用場(chǎng)效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應(yīng)管總是處于一個(gè)管導(dǎo)通、另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。CMOS集成電路工作電壓范圍寬，供電簡(jiǎn)單，供電電源體積小，基本上不需穩(wěn)壓。由于其功耗很低，內(nèi)部發(fā)熱量少，且線路結(jié)構(gòu)和電氣參數(shù)都具有對(duì)稱性，在溫度環(huán)境發(fā)生變化時(shí)，某些參數(shù)能起到自動(dòng)補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。CMOS集成電路抗輻射能力強(qiáng)，基本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對(duì)其導(dǎo)電性能的影響都有限，特別適用于制作航天及核實(shí)驗(yàn)設(shè)備。其可控性好，CMOS集成電路輸出波形的上升和下降時(shí)間可以控制。接口方便，因?yàn)镃MOS集成電路的輸入阻抗高、輸出擺幅大，所以易于被其他電路所驅(qū)動(dòng)，也容易驅(qū)動(dòng)其他類型的電路或器件。而與CMOS工藝相比bipolar工藝較老，bipolar工藝雖然沒有CMOS工藝的以上優(yōu)點(diǎn)，但是bipolar器件可以用電流控制，可用于高頻、大功率等應(yīng)用。所以這里要在0.5 μm CMOS工藝流程中加入zener二極管與bipolar三極管。

2 CMOS集成NPN方法

2.1具體方法

這里用N+對(duì)應(yīng)三極管的發(fā)射極，N阱對(duì)應(yīng)三極管的收集極，缺少P型基區(qū)，在柵氧氧化前增加P型基區(qū)光刻和注入，形成圖1所示結(jié)構(gòu)。

2.2三極管測(cè)試方法

表1是三極管測(cè)試的業(yè)界標(biāo)準(zhǔn)。

表1 三極管業(yè)界標(biāo)準(zhǔn)

圖1 三極管結(jié)構(gòu)剖面圖

2.3實(shí)驗(yàn)一

在P型基區(qū)注入步驟做不同注入劑量實(shí)驗(yàn)，具體方案見表2。

表2 P型基區(qū)注入劑量拉偏

由表2可見只有3號(hào)和4號(hào)片能測(cè)試出Beta在P型基區(qū)注入步驟做不同注入劑量實(shí)驗(yàn)時(shí)，可見劑量選在5×1013~7×1013可以測(cè)試出放大倍數(shù)。3號(hào)片P型基區(qū)注入能量40 keV、劑量5×1013的輸出特性曲線見圖2。

圖2 輸出特性曲線

2.4實(shí)驗(yàn)二

在P型基區(qū)注入步驟做不同注入能量實(shí)驗(yàn)，具體方案見表3。由表3可見1~3號(hào)片能測(cè)試出放大倍數(shù)，1號(hào)片條件較優(yōu)，從表3的放大倍數(shù)變化趨勢(shì)可見，P型基區(qū)注入大導(dǎo)致放大倍數(shù)小，需要減小在P型基區(qū)的注入劑量。1號(hào)片P型基區(qū)注入能量60 keV、劑量2×1013的輸出特性曲線和放大倍數(shù)與IC的關(guān)系曲線如圖3。

表3 P型基區(qū)注入劑量拉偏

圖3 輸出特性曲線和放大倍數(shù)與IC的關(guān)系曲線

2.5實(shí)驗(yàn)三

表4 P型基區(qū)注入劑量和能量拉偏

在P型基區(qū)注入步驟做不同注入能量和不同注入劑量實(shí)驗(yàn)，具體方案見表4。

由表4可見2號(hào)片P型基區(qū)注入能量120 keV、劑量7×1012滿足三極管測(cè)試標(biāo)準(zhǔn)。1號(hào)片由于基區(qū)穿通而無法測(cè)試出放大倍數(shù)。

Beta=22.3 @Vce=5 V &Ib=1 μABVebo=10.4 V ；BVcbo=18.1 V；BVceo=7.5 V

2號(hào)片P型基區(qū)注入能量120 keV、劑量7×1012的輸出特性曲線和放大倍數(shù)與IC的關(guān)系曲線以及BVebo、BVcbo、BVceo曲線依次如圖4~圖6所示。

圖4 輸出特性曲線

圖5 放大倍數(shù)與IC的關(guān)系曲線

圖6 BVebo、BVcbo、BVceo曲線

3 結(jié)論

在CMOS中集成NPN三極管，可以用N+對(duì)應(yīng)三極管的發(fā)射極，N阱對(duì)應(yīng)三極管的收集極，在柵氧氧化前增加P型基區(qū)光刻和注入，形成基區(qū)，P型基區(qū)注入能量120 keV、劑量7×1012滿足參數(shù)設(shè)計(jì)要求。由實(shí)驗(yàn)數(shù)據(jù)可得放大倍數(shù)與P型基區(qū)注入劑量的關(guān)系如圖7所示。

圖7 放大倍數(shù)與P型基區(qū)注入劑量的關(guān)系曲線

[1] R JACOB BAKER. CMOS集成電路設(shè)計(jì)手冊(cè)[M]. 北京：人民郵電出版社，2014. 181-213.

[2] Alan Hastings. 模擬電路版圖的藝術(shù)[M]. 北京：電子工業(yè)出版社，2012. 262-307.

[3] S M SZE. 半導(dǎo)體器件物理[M]. 西安：西安交通大學(xué)業(yè)出版社，2008. 186-215.

The Development of CMOS Technology in NPN Bipolar

CUI Jinhong
（Founder Microelectronics International Co.,Ltd.,Shenzhen518116,China）

Due to the rapid development of growth and breakthrough technology, the manufacture of integrated circuits in a short span of 60 years, single grain can accommodate tens of millions of transistors ultra large integrated circuit, and the main process of the CMOS process, because it has low power consumption, integration high, low noise, the advantages of strong ability of resisting radiation, but the traditional bipolar technology has the advantages of high frequency, power, so want to integration in the CMOS tube triode, diode. The paper discusses the method of integration of NPN bipolar in 0.5 μm CMOS process, the shutdown technology index.

CMOS; bipolar; DOE; BV

TN305

A

1681-1070（2014）11-0034-03

崔金洪（1985—），男，遼寧本溪人，工程師，主要研究方向?yàn)榧呻娐饭に嚒⑵骷煽啃浴?/p>

2014-08-07