茍歡敏，薛 培，楊 芳

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

基于VPX的6U信號處理系統(tǒng)設計

茍歡敏，薛 培，楊 芳

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

VPX總線標準具有帶寬高、實時性強、拓撲結構靈活、通用性強、抗惡劣環(huán)境能力強等優(yōu)點，代表著新一代軍用綜合信息處理平臺系統(tǒng)的發(fā)展方向[1]。設計一種基于VPX標準的6U信號處理系統(tǒng)，該系統(tǒng)提供了高帶寬，支持串行Rapid IO以及PCIE等高速數據傳輸，為數據的高速交換提供了可能，滿足了現代雷達、圖像等信號處理系統(tǒng)對帶寬和數據處理能力的要求。

信號處理；VPX；串行Rapid IO；PCIE

1 引言

隨著信息技術的發(fā)展，對于信號處理系統(tǒng)處理器的處理能力、系統(tǒng)數據帶寬、系統(tǒng)可重構能力提出了更高要求[1]，尤其在蓬勃發(fā)展的電信、航天和航空領域。傳統(tǒng)的總線結構已不適應當前系統(tǒng)的要求[2]。基于VPX標準的信號處理平臺具備強大的信號處理、數據處理能力，以及I/O能力和高性能網絡交換能力。正因如此，VPX標準代表了新一代綜合信息處理平臺系統(tǒng)的發(fā)展趨勢和方向[3]。

2 VPX總線介紹

高速串行VITA46總線標準，相對于VME總線架構而言，具有更大的數據吞吐能力和交換能力、更好的散熱性能和更高功率的插槽，充分滿足了信號處理系統(tǒng)對帶寬和運算處理能力的要求。VPX標準全部采用高速高密度接插件，串行可達10 Gbps，大幅度提高了系統(tǒng)帶寬及系統(tǒng)設計的靈活性，支持高速串行Rapid IO、PCIE通信協(xié)議等，定義了交換槽，支持集中式及分布式等交換方式[4]。VPX總線標準具有以下突出優(yōu)點和先進性：

（1）具備強大的I/O能力和高性能網絡交換能力來支持更高的背板帶寬，為信號處理提供了足夠的帶寬和處理能力。VPX標準可全面支持當前的高速串行互聯(lián)標準，這些標準包括SRIO、PCIE、Rocket IO、G bit Ethernet等，同時大大增加了用戶可定義的I/O針數，為未來的升級擴展提供了充分的空間。（2）VPX標準對VPX板卡的外形尺寸、背板的拓撲結構、支持各種串行標準協(xié)議時的電源插座等都作了詳細的定義，這為信號處理平臺的通用化打下堅實基礎。（3）VPX標準專門針對關鍵高性能系統(tǒng)制定，其優(yōu)秀的散熱性能和高可靠的連接器帶給系統(tǒng)超強的穩(wěn)定性，同時具有結構堅固緊湊、磁兼容性好、強化電路板和超大功率設計等特點[3]。

3 信號處理系統(tǒng)設計

本文在VPX總線標準體系下，構建了一種新型的高性能處理系統(tǒng)，系統(tǒng)采用多塊板卡并行處理、以完成實時處理任務，各板卡通過VPX背板實現內部數據交互。整個系統(tǒng)采用全網絡結構，通過SRIO、PCIE、Rocket IO、CAN、RS-422、LVDS和GPIO等接口進行內部數據連通，既能保證高的傳輸帶寬，又具有高的可靠性[5]。整個系統(tǒng)組成包括VPX機箱、接口板、信號處理板和CPU板。VPX機箱采用5U加固式機箱，電源采用雙冗余電源設計，VPX板卡通過帶定位銷、導軌安裝。所有板卡安裝在VPX機箱內部[4]。系統(tǒng)處理流程為：數據輸入到接口板，然后接口板將處理后的數據傳送到多塊信號處理板，信號處理板再將處理后的數據傳送給接口板輸出。

3.1整體方案

信號處理系統(tǒng)采用1塊接口板+3塊信號處理板+1塊CPU板的結構進行設計。各板卡之間采用6U 5槽VPX背板進行連接。接口板負責完成對外對內的信息傳輸和指令交互，3塊信號處理板主要完成相應的信號處理，接口板和信號處理板間通過SRIO網絡進行圖像的廣播式傳輸和指令信息的點對點交互，CPU板實現對信號處理板上DSP的程序加載及監(jiān)控，信號處理系統(tǒng)連接架構如圖1所示。

3.2接口板設計

接口板主要實現對外、對內的接口通信功能，將接收到的信息發(fā)送給信號處理板進行處理。接口板以兩塊FPGA為核心，通過FPGA完成對控制命令的解析分發(fā)和信號數據流的傳遞，板內還需要DDR存儲器完成信息存儲操作，以實現對數據的緩存處理。接口板結構框圖如圖2所示。

圖1 信號處理系統(tǒng)連接架構框圖

3.3信號處理板

信號處理板是信號處理的核心組件，實現3塊信號處理板進行相應的信號處理。信號處理板采用4 DSP+2 FPGA架構，FPGA與DSP間通過SRIO 交換芯片連接，并與背板的SRIO信號相連，形成可以數據交互的SRIO網絡，方便數據傳輸。信號處理板結構如圖3所示。

3.4 CPU板

CPU板是系統(tǒng)調試的重要手段。CPU板通過PCIE網絡可以實現對信號處理板卡上DSP程序加載、讀寫內存等調試操作，每個信號處理板上的DSP也可以通過PCIE網絡將處理結果上傳到CPU板進行結果顯示，方便系統(tǒng)調試。CPU板結構圖如圖4所示。

3.5內部接口設計

內部接口是通過各板卡底板接插件和VPX背板實現內部數據交互，主要包括SRIO網絡、PCIE網絡、Rocket IO接口、CAN接口、RS-422接口、LVDS接口和GPIO接口進行內部數據連通。背板信號連接關系如圖5所示。

SRIO網絡是信號處理系統(tǒng)內部數據交換的核心，通過利用SRIO 交換芯片與VPX背板設計SRIO的全網絡結構來實現接口板上的FPGA與信號處理板的FPGA、DSP間的數據交互。

通過進行相應的芯片配置，保證SRIO網絡傳輸速率2.5 Gbps，內部SRIO網絡連接如圖6所示。

圖2 接口板結構框圖

圖3 信號處理板結構框圖

3.6機箱背板設計

機箱是整個信號處理系統(tǒng)的安裝平臺，應該嚴格保證系統(tǒng)的結構堅固、工作穩(wěn)定、散熱充分等要求。該系統(tǒng)由5U 標準19”VPX機箱、6U 5槽定制VPX背板、定制模塊電源組成，并采用高性能風導冷散熱設計，滿足高性能應用需求。

圖4 CPU板結構框圖

圖5 VPX背板連接框圖

圖6 內部SRIO網絡連接示意圖

3.6.1 機箱設計

機箱采用高強度鋁鎂合金型材，機箱內安裝定制VPX背板，支持5塊標準6U VPX板卡，由機箱前部水平插拔；機箱內部的導冷卡架，用于安裝導冷板卡和散熱。機箱電源采用定制模塊電源，支持18~36 V寬電源輸入，工作穩(wěn)定、可靠。電源供電方式采用螺柱接線形式，滿足沖擊、振動等惡劣環(huán)境要求。

3.6.2 背板設計

背板遵循VITA46，支持6U歐洲標準卡，在機箱內水平安裝，采用水平插卡方式；支持Serial Rapid IO、PCI Express等高速串行協(xié)議；背板支持的速率為2.5 Gbps。背板布局示意圖如圖8所示。

圖7 機箱結構示意圖

圖8 背板布局示意圖

4 系統(tǒng)驗證

本文所設計的信號處理系統(tǒng)最終實物如圖9，主要完成顯控系統(tǒng)和光電前端間的指令分發(fā)與圖像傳輸，并對圖像信息進行實時處理，同時本信號處理系統(tǒng)需要具備靈活性、可拓展性、易實施性、體積小、質量輕、功耗低等特點。

圖9 信號處理系統(tǒng)實物圖

4.1 SRIO網絡測試

系統(tǒng)內Rapid IO的互連關系如圖10所示。系統(tǒng)中有3片交換芯片互聯(lián)，通過對交換芯片不同類型ID分配來實現不同的數據流功能。通過測試，配置不同數據流模式，實現了接口板FPGA向3個DSP板的12片6455和6片FPGA廣播發(fā)送同樣的數據；系統(tǒng)內1片接口板FPGA、12片6455和6片FPGA不定時的點對點互相發(fā)送數據；接口板FPGA向其中1片DSP0發(fā)送數據，DSP0預處理后，廣播發(fā)送到其他11片DSP和6片FPGA；可見接口板和信號處理板間通過SRIO網絡可以可靠地進行圖像的廣播式傳輸和指令信息的點對點交互。

4.2 PCIE網絡測試

信號處理板通過CPU板采用PCIE總線進行調試，其中通過上位機軟件可以進行信號處理板卡的DSP程序加載、復位，信號處理板讀寫DSP內存功能，信號處理板內存數據圖像化顯示。使用上位機軟件對信號處理板卡進行測試的示意圖如圖11所示。

圖10 Rapid IO的互連關系圖

圖11 上位機軟件測試示意圖

服務器端界面如圖12所示。

客戶端界面如圖13所示。

圖12 服務器端界面

上位機軟件的測試過程如下：

（1）服務器端開啟服務，查看開啟日志判斷是否開啟成功；（2）客戶端與服務器端通過IP地址建立連接；（3）客戶端掃描系統(tǒng)中的板卡個數、每個板卡的DSP個數，建立設備列表。

通過設備列表對DSP程序進行加載、服務、讀寫DSP內存等操作，可見通過PCIE網絡，CPU板可以實現多信號處理板卡之間的數據傳輸。

5 結束語

本信號處理系統(tǒng)平臺完成高速信號進行實時處理，采用Rapid IO以及PCIE等高速數據傳輸，使得板卡間的數據得以大量傳輸，系統(tǒng)設計需要具備靈活性、可拓展性、易實施性、體積小、質量輕、低功耗等特點[8]。本系統(tǒng)平臺已經在某項目的信號處理系統(tǒng)中得到了很好的應用。

圖13 客戶端界面

[1] 翟彥彬，蔣志焱，張保寧. 大規(guī)模Rapid IO協(xié)議交換的FPGA實現[J]. 現代雷達，2011, l2（12）.

[2] 鄭東衛(wèi)，陳矛，羅丁利. VPX總線的技術規(guī)范及應用[J]. 火控雷達技術，2009, l2（4）.

[3] 蔣迺倜，張玉喜，任延平，潘瑞云. 基于VPX標準的主動雷達信號處理系統(tǒng)設計[J]. 雷達與對抗，2012, 6（2）.

[4] 李賓，馬曉川，鄢社鋒，楊力. 基于VPX標準的Rapid IO交換和Flash存儲模塊設計[J]. 聲學技術，2011, 12（6）.

[5] 池凌鴻，史鴻聲. OpenVPX總線及其在雷達信息處理的應用[J]. 雷達科學與技術，2013, 8（4）.

[6] 吳靜，王洪，汪學剛. 基于VPX6-460的多處理器通信設計[J]. 電子技術應用，2013, 39（11）.

[7] 王學寶. 基于VPX標準的PMC/XMC載板設計[J]. 計算機測量與控制，2010, 18（8）.

[8] 李宏，史鴻聲. 基于VPX的3U信號處理平臺的設計[J]. 中國科技信息，2012, 12（12）.

A Design of 6U Signal Processing System Base on VPX

GOU Huanmin, XUE Pei, YANG Fang
（China Electronics Technology Group Corporation No.58Research Institute,Wuxi214035,China）

VPX bus with high bandwidth, good real-time performance, fl exible topology structure, strong generality, and hush environment resistance is introduced. It is becoming the development direction of a new generation of the military comprehensive signal processing system. A design of 6U signal processing system base on VPX, provide high bandwidth, support serial Rapid IO and PCIE. It makes high speed data exchanging impossible.

signal process; VPX; serial Rapid IO; PCIE

TN402

A

1681-1070（2014）11-0021-05

茍歡敏（1985—），女，陜西西安人，碩士，2010年畢業(yè)于南京航空航天大學，現就職于中國電子科技集團公司第58研究所，主要從事模塊電路的設計研究。

2014-07-07