韓建　何學(xué)蘭　魏運(yùn)鋒

摘要： 數(shù)據(jù)采集和信號(hào)恢復(fù)系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可或缺的重要組成部分，是計(jì)算機(jī)與外部世界聯(lián)系的橋梁，也是獲取信息的重要途徑。研究設(shè)計(jì)了一種高速采集及恢復(fù)系統(tǒng)，以芯片ADS830E為采樣系統(tǒng)核心，芯片AD9708為恢復(fù)系統(tǒng)核心，并對(duì)系統(tǒng)進(jìn)行了測(cè)試驗(yàn)證，無明顯失真現(xiàn)象。具有采集速率快、存儲(chǔ)容量大、傳輸時(shí)延小、穩(wěn)定性高等優(yōu)點(diǎn)。

關(guān)鍵詞： 采集及恢復(fù)系統(tǒng)； 高速； 測(cè)試驗(yàn)證

中圖分類號(hào)： TN 911.72文獻(xiàn)標(biāo)志碼： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信號(hào)采集及恢復(fù)技術(shù)是信息科學(xué)的一個(gè)重要分支，它研究信息數(shù)據(jù)的采集、存儲(chǔ)、處理控制以及恢復(fù)，并且隨著科技的發(fā)展和社會(huì)的進(jìn)步，各種數(shù)據(jù)的實(shí)時(shí)采集和處理技術(shù)越來越先進(jìn)，在現(xiàn)代工業(yè)控制和科學(xué)研究中己成為必不可少的部分[1]。采樣電路的重要性在于它在連續(xù)信號(hào)和離散信號(hào)所起的橋梁作用[2]。在一定條件下，一個(gè)連續(xù)信號(hào)可以由采樣點(diǎn)完全地恢復(fù)出來，提供了用一個(gè)離散信號(hào)來表示一個(gè)連續(xù)信號(hào)的基礎(chǔ)。在很多方面，離散信號(hào)的處理比連續(xù)信號(hào)更加靈活，因此需要高性能的信號(hào)采樣和恢復(fù)系統(tǒng)[3]。

1數(shù)字信號(hào)處理系統(tǒng)的構(gòu)成

如圖1所示，數(shù)字信號(hào)處理涉及三個(gè)步驟：信號(hào)的采樣和量化、數(shù)字信號(hào)處理和信號(hào)恢復(fù)。采樣、量化部分主要功能是將連續(xù)信號(hào)轉(zhuǎn)為離散信號(hào)，并轉(zhuǎn)換為數(shù)字量。它由三個(gè)部分組成，即抗混疊低通濾波器、采樣保持電路和A/D轉(zhuǎn)換器。數(shù)字信號(hào)處理器是數(shù)字濾波器的核心，它實(shí)現(xiàn)信號(hào)處理的算法，對(duì)量化的信號(hào)進(jìn)行處理。采用可編程邏輯器件（FPGA）作為數(shù)字信號(hào)處理器，應(yīng)用硬件描述語言實(shí)現(xiàn)數(shù)字濾波器功能，信號(hào)恢復(fù)部分是將處理得到的離散數(shù)字信號(hào)轉(zhuǎn)化為模擬離散信號(hào)，再恢復(fù)為模擬連續(xù)信號(hào)。

2信號(hào)采樣電路的設(shè)計(jì)

在實(shí)際采樣系統(tǒng)中，信號(hào)經(jīng)過采樣后，其頻率分量隨著頻率的的增加而不斷地衰減，且在等于采樣頻率一半處衰減為零。所以在不做均衡的情況下，必須保證采樣頻率足夠高。模擬信號(hào)采樣前必須先進(jìn)行抗混疊濾波器，但是在設(shè)計(jì)系統(tǒng)中沒有理想的低通濾波器[45]，所以抗混疊低通濾波器的截止頻率必須小于采樣頻率的一半，否則過渡帶衰減不足，可能會(huì)引入混疊干擾[4]。整個(gè)模擬信號(hào)采樣電路由模擬抗混疊低通濾波器、采樣保持電路和A/D轉(zhuǎn)換電路組成，如圖2所示。采樣保持電路和A/D轉(zhuǎn)換電路采用芯片。ADS830E是一個(gè)8位流水線式的A/D轉(zhuǎn)換芯片，且?guī)в胁蓸颖３止δ?。該芯片的最高轉(zhuǎn)換頻率為60 MHz，符合本文中設(shè)計(jì)的高速采樣要求。

模擬信號(hào)經(jīng)過抗混疊濾波器后進(jìn)行采樣和A/D轉(zhuǎn)換電路后將數(shù)據(jù)送入FPGA處理。硬件電路如圖3所示。采樣保持及A/D轉(zhuǎn)換電路集中在一塊芯片ADS830E上，如圖3（a）所示?？够殳B低通濾波器的截止頻率6 kHz，硬件電路如圖3（b）所示。

3數(shù)字信號(hào)處理器

FPGA除了實(shí)現(xiàn)對(duì)A/D、D/A的控制、采集數(shù)據(jù)的存儲(chǔ)以及傳輸，還要實(shí)現(xiàn)數(shù)字濾波器的功能。本系統(tǒng)要求能夠?qū)π盘?hào)進(jìn)行低間隔、高密度的采集，而且速度快，數(shù)據(jù)量大，因此要嚴(yán)格控制整個(gè)時(shí)序，F(xiàn)PGA起到整個(gè)時(shí)序控制的核心作用。此外，運(yùn)用硬件描述語言實(shí)現(xiàn)FIR濾波器，實(shí)現(xiàn)算法如圖4所示。

4信號(hào)恢復(fù)電路的設(shè)計(jì)

數(shù)字信號(hào)的恢復(fù)電路由D/A轉(zhuǎn)換電路和信號(hào)恢復(fù)低通濾波器組成，設(shè)計(jì)框圖如圖5示。D/A轉(zhuǎn)換電路采用芯片AD9708，該芯片為8位的D/A轉(zhuǎn)換器，最大轉(zhuǎn)換速率125 MHz?；謴?fù)低通濾波器的截止頻率同理應(yīng)該小于采樣頻率的一半，信號(hào)恢復(fù)模擬低通濾波器同樣為運(yùn)算放大器組成的有源低通濾波器[68]。硬件電路結(jié)構(gòu)如圖6（a）、（b）所示。

5系統(tǒng)測(cè)試及分析

輸入不同頻率的正弦波，觀測(cè)輸出正弦波的幅度，同時(shí)比較輸入、輸出波形，得出輸入、輸出波形的相位差。

由于輸出波形肯定滯后于輸入波形，所以相位差必然為負(fù)數(shù)。為了更精確地得到相位關(guān)系，測(cè)試時(shí)不直接在示波器上測(cè)試，而是將數(shù)字示波器各組波形存儲(chǔ)在計(jì)算機(jī)上，在計(jì)算機(jī)上采用示波器軟件Ultrascope，用時(shí)間軸測(cè)出兩個(gè)對(duì)應(yīng)的峰值的時(shí)間差，根據(jù)輸入的正弦頻率，計(jì)算出相位差如圖7所示，輸入正弦頻率60 kHz，輸出應(yīng)該滯后于輸入波形，用兩個(gè)時(shí)間軸分別對(duì)準(zhǔn)輸入輸出信號(hào)對(duì)應(yīng)的波峰，讀出時(shí)間差為12.47 μs，那么這兩個(gè)波形的相位差為-269.352°。

6結(jié)論

通過測(cè)試可知，本文實(shí)現(xiàn)了高速采樣及恢復(fù)系統(tǒng)的設(shè)計(jì)，無明顯的失真現(xiàn)象。在過渡帶頻率的信號(hào)衰減大于理論衰減，這是由抗混疊濾波器和信號(hào)恢復(fù)濾波器的衰減引起，但偏大的衰減出現(xiàn)在過渡帶，不影響濾波器性能。這表明，抗混疊濾波器和信號(hào)恢復(fù)濾波器會(huì)影響系統(tǒng)特性，設(shè)計(jì)時(shí)應(yīng)注意選擇這兩個(gè)濾波器的指標(biāo)。另外電源的紋波引入干擾會(huì)影響濾波器性能，在實(shí)際應(yīng)用中應(yīng)選擇使用紋波小的電源。

參考文獻(xiàn)：

[1]馬軍.高速高性能數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法[J].現(xiàn)代電子技術(shù)，2007，21（7）：130131.

[2]李錦明，謝緒煜.基于FPGA的FIR濾波器系統(tǒng)的設(shè)計(jì)[J].化工自動(dòng)化及儀表，2011，34（8）：44.

[3]于瀛潔，郭路，周文靜.數(shù)字全息位相拼接實(shí)驗(yàn)研究[J].光學(xué)儀器，2011，33（4）：5559.

[4]楊林楠，李紅剛，張麗蓮，等.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].計(jì)算機(jī)工程，2007，33（7）：246248.

[5]王東旭，潘廣禎.MATLAB及其在FPGA中的應(yīng)用[M].北京：國(guó)防工業(yè)出版社，2006.

[6]毛磊，李勇，馬利紅，等.顯微數(shù)字全息圖相位的濾波法提取[J].光學(xué)儀器，2012，34（4）：1620.

[7]劉正，黃戰(zhàn)華，劉書桂.基于SDRAM的高分辨力高速圖像緩存[J].光學(xué)儀器，2006，28（6）：4953.

[8]張長(zhǎng)春，王志功，郭宇峰，等.高速時(shí)鐘與數(shù)據(jù)恢復(fù)電路技術(shù)研究[J].電路與系統(tǒng)學(xué)報(bào)，2012，17（3）：6064.

摘要： 數(shù)據(jù)采集和信號(hào)恢復(fù)系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可或缺的重要組成部分，是計(jì)算機(jī)與外部世界聯(lián)系的橋梁，也是獲取信息的重要途徑。研究設(shè)計(jì)了一種高速采集及恢復(fù)系統(tǒng)，以芯片ADS830E為采樣系統(tǒng)核心，芯片AD9708為恢復(fù)系統(tǒng)核心，并對(duì)系統(tǒng)進(jìn)行了測(cè)試驗(yàn)證，無明顯失真現(xiàn)象。具有采集速率快、存儲(chǔ)容量大、傳輸時(shí)延小、穩(wěn)定性高等優(yōu)點(diǎn)。

關(guān)鍵詞： 采集及恢復(fù)系統(tǒng)； 高速； 測(cè)試驗(yàn)證

中圖分類號(hào)： TN 911.72文獻(xiàn)標(biāo)志碼： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信號(hào)采集及恢復(fù)技術(shù)是信息科學(xué)的一個(gè)重要分支，它研究信息數(shù)據(jù)的采集、存儲(chǔ)、處理控制以及恢復(fù)，并且隨著科技的發(fā)展和社會(huì)的進(jìn)步，各種數(shù)據(jù)的實(shí)時(shí)采集和處理技術(shù)越來越先進(jìn)，在現(xiàn)代工業(yè)控制和科學(xué)研究中己成為必不可少的部分[1]。采樣電路的重要性在于它在連續(xù)信號(hào)和離散信號(hào)所起的橋梁作用[2]。在一定條件下，一個(gè)連續(xù)信號(hào)可以由采樣點(diǎn)完全地恢復(fù)出來，提供了用一個(gè)離散信號(hào)來表示一個(gè)連續(xù)信號(hào)的基礎(chǔ)。在很多方面，離散信號(hào)的處理比連續(xù)信號(hào)更加靈活，因此需要高性能的信號(hào)采樣和恢復(fù)系統(tǒng)[3]。

1數(shù)字信號(hào)處理系統(tǒng)的構(gòu)成

如圖1所示，數(shù)字信號(hào)處理涉及三個(gè)步驟：信號(hào)的采樣和量化、數(shù)字信號(hào)處理和信號(hào)恢復(fù)。采樣、量化部分主要功能是將連續(xù)信號(hào)轉(zhuǎn)為離散信號(hào)，并轉(zhuǎn)換為數(shù)字量。它由三個(gè)部分組成，即抗混疊低通濾波器、采樣保持電路和A/D轉(zhuǎn)換器。數(shù)字信號(hào)處理器是數(shù)字濾波器的核心，它實(shí)現(xiàn)信號(hào)處理的算法，對(duì)量化的信號(hào)進(jìn)行處理。采用可編程邏輯器件（FPGA）作為數(shù)字信號(hào)處理器，應(yīng)用硬件描述語言實(shí)現(xiàn)數(shù)字濾波器功能，信號(hào)恢復(fù)部分是將處理得到的離散數(shù)字信號(hào)轉(zhuǎn)化為模擬離散信號(hào)，再恢復(fù)為模擬連續(xù)信號(hào)。

2信號(hào)采樣電路的設(shè)計(jì)

在實(shí)際采樣系統(tǒng)中，信號(hào)經(jīng)過采樣后，其頻率分量隨著頻率的的增加而不斷地衰減，且在等于采樣頻率一半處衰減為零。所以在不做均衡的情況下，必須保證采樣頻率足夠高。模擬信號(hào)采樣前必須先進(jìn)行抗混疊濾波器，但是在設(shè)計(jì)系統(tǒng)中沒有理想的低通濾波器[45]，所以抗混疊低通濾波器的截止頻率必須小于采樣頻率的一半，否則過渡帶衰減不足，可能會(huì)引入混疊干擾[4]。整個(gè)模擬信號(hào)采樣電路由模擬抗混疊低通濾波器、采樣保持電路和A/D轉(zhuǎn)換電路組成，如圖2所示。采樣保持電路和A/D轉(zhuǎn)換電路采用芯片。ADS830E是一個(gè)8位流水線式的A/D轉(zhuǎn)換芯片，且?guī)в胁蓸颖３止δ?。該芯片的最高轉(zhuǎn)換頻率為60 MHz，符合本文中設(shè)計(jì)的高速采樣要求。

模擬信號(hào)經(jīng)過抗混疊濾波器后進(jìn)行采樣和A/D轉(zhuǎn)換電路后將數(shù)據(jù)送入FPGA處理。硬件電路如圖3所示。采樣保持及A/D轉(zhuǎn)換電路集中在一塊芯片ADS830E上，如圖3（a）所示?？够殳B低通濾波器的截止頻率6 kHz，硬件電路如圖3（b）所示。

3數(shù)字信號(hào)處理器

FPGA除了實(shí)現(xiàn)對(duì)A/D、D/A的控制、采集數(shù)據(jù)的存儲(chǔ)以及傳輸，還要實(shí)現(xiàn)數(shù)字濾波器的功能。本系統(tǒng)要求能夠?qū)π盘?hào)進(jìn)行低間隔、高密度的采集，而且速度快，數(shù)據(jù)量大，因此要嚴(yán)格控制整個(gè)時(shí)序，F(xiàn)PGA起到整個(gè)時(shí)序控制的核心作用。此外，運(yùn)用硬件描述語言實(shí)現(xiàn)FIR濾波器，實(shí)現(xiàn)算法如圖4所示。

4信號(hào)恢復(fù)電路的設(shè)計(jì)

數(shù)字信號(hào)的恢復(fù)電路由D/A轉(zhuǎn)換電路和信號(hào)恢復(fù)低通濾波器組成，設(shè)計(jì)框圖如圖5示。D/A轉(zhuǎn)換電路采用芯片AD9708，該芯片為8位的D/A轉(zhuǎn)換器，最大轉(zhuǎn)換速率125 MHz?；謴?fù)低通濾波器的截止頻率同理應(yīng)該小于采樣頻率的一半，信號(hào)恢復(fù)模擬低通濾波器同樣為運(yùn)算放大器組成的有源低通濾波器[68]。硬件電路結(jié)構(gòu)如圖6（a）、（b）所示。

5系統(tǒng)測(cè)試及分析

輸入不同頻率的正弦波，觀測(cè)輸出正弦波的幅度，同時(shí)比較輸入、輸出波形，得出輸入、輸出波形的相位差。

由于輸出波形肯定滯后于輸入波形，所以相位差必然為負(fù)數(shù)。為了更精確地得到相位關(guān)系，測(cè)試時(shí)不直接在示波器上測(cè)試，而是將數(shù)字示波器各組波形存儲(chǔ)在計(jì)算機(jī)上，在計(jì)算機(jī)上采用示波器軟件Ultrascope，用時(shí)間軸測(cè)出兩個(gè)對(duì)應(yīng)的峰值的時(shí)間差，根據(jù)輸入的正弦頻率，計(jì)算出相位差如圖7所示，輸入正弦頻率60 kHz，輸出應(yīng)該滯后于輸入波形，用兩個(gè)時(shí)間軸分別對(duì)準(zhǔn)輸入輸出信號(hào)對(duì)應(yīng)的波峰，讀出時(shí)間差為12.47 μs，那么這兩個(gè)波形的相位差為-269.352°。

6結(jié)論

通過測(cè)試可知，本文實(shí)現(xiàn)了高速采樣及恢復(fù)系統(tǒng)的設(shè)計(jì)，無明顯的失真現(xiàn)象。在過渡帶頻率的信號(hào)衰減大于理論衰減，這是由抗混疊濾波器和信號(hào)恢復(fù)濾波器的衰減引起，但偏大的衰減出現(xiàn)在過渡帶，不影響濾波器性能。這表明，抗混疊濾波器和信號(hào)恢復(fù)濾波器會(huì)影響系統(tǒng)特性，設(shè)計(jì)時(shí)應(yīng)注意選擇這兩個(gè)濾波器的指標(biāo)。另外電源的紋波引入干擾會(huì)影響濾波器性能，在實(shí)際應(yīng)用中應(yīng)選擇使用紋波小的電源。

參考文獻(xiàn)：

[1]馬軍.高速高性能數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法[J].現(xiàn)代電子技術(shù)，2007，21（7）：130131.

[2]李錦明，謝緒煜.基于FPGA的FIR濾波器系統(tǒng)的設(shè)計(jì)[J].化工自動(dòng)化及儀表，2011，34（8）：44.

[3]于瀛潔，郭路，周文靜.數(shù)字全息位相拼接實(shí)驗(yàn)研究[J].光學(xué)儀器，2011，33（4）：5559.

[4]楊林楠，李紅剛，張麗蓮，等.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].計(jì)算機(jī)工程，2007，33（7）：246248.

[5]王東旭，潘廣禎.MATLAB及其在FPGA中的應(yīng)用[M].北京：國(guó)防工業(yè)出版社，2006.

[6]毛磊，李勇，馬利紅，等.顯微數(shù)字全息圖相位的濾波法提取[J].光學(xué)儀器，2012，34（4）：1620.

[7]劉正，黃戰(zhàn)華，劉書桂.基于SDRAM的高分辨力高速圖像緩存[J].光學(xué)儀器，2006，28（6）：4953.

[8]張長(zhǎng)春，王志功，郭宇峰，等.高速時(shí)鐘與數(shù)據(jù)恢復(fù)電路技術(shù)研究[J].電路與系統(tǒng)學(xué)報(bào)，2012，17（3）：6064.

摘要： 數(shù)據(jù)采集和信號(hào)恢復(fù)系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可或缺的重要組成部分，是計(jì)算機(jī)與外部世界聯(lián)系的橋梁，也是獲取信息的重要途徑。研究設(shè)計(jì)了一種高速采集及恢復(fù)系統(tǒng)，以芯片ADS830E為采樣系統(tǒng)核心，芯片AD9708為恢復(fù)系統(tǒng)核心，并對(duì)系統(tǒng)進(jìn)行了測(cè)試驗(yàn)證，無明顯失真現(xiàn)象。具有采集速率快、存儲(chǔ)容量大、傳輸時(shí)延小、穩(wěn)定性高等優(yōu)點(diǎn)。

關(guān)鍵詞： 采集及恢復(fù)系統(tǒng)； 高速； 測(cè)試驗(yàn)證

中圖分類號(hào)： TN 911.72文獻(xiàn)標(biāo)志碼： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信號(hào)采集及恢復(fù)技術(shù)是信息科學(xué)的一個(gè)重要分支，它研究信息數(shù)據(jù)的采集、存儲(chǔ)、處理控制以及恢復(fù)，并且隨著科技的發(fā)展和社會(huì)的進(jìn)步，各種數(shù)據(jù)的實(shí)時(shí)采集和處理技術(shù)越來越先進(jìn)，在現(xiàn)代工業(yè)控制和科學(xué)研究中己成為必不可少的部分[1]。采樣電路的重要性在于它在連續(xù)信號(hào)和離散信號(hào)所起的橋梁作用[2]。在一定條件下，一個(gè)連續(xù)信號(hào)可以由采樣點(diǎn)完全地恢復(fù)出來，提供了用一個(gè)離散信號(hào)來表示一個(gè)連續(xù)信號(hào)的基礎(chǔ)。在很多方面，離散信號(hào)的處理比連續(xù)信號(hào)更加靈活，因此需要高性能的信號(hào)采樣和恢復(fù)系統(tǒng)[3]。

1數(shù)字信號(hào)處理系統(tǒng)的構(gòu)成

如圖1所示，數(shù)字信號(hào)處理涉及三個(gè)步驟：信號(hào)的采樣和量化、數(shù)字信號(hào)處理和信號(hào)恢復(fù)。采樣、量化部分主要功能是將連續(xù)信號(hào)轉(zhuǎn)為離散信號(hào)，并轉(zhuǎn)換為數(shù)字量。它由三個(gè)部分組成，即抗混疊低通濾波器、采樣保持電路和A/D轉(zhuǎn)換器。數(shù)字信號(hào)處理器是數(shù)字濾波器的核心，它實(shí)現(xiàn)信號(hào)處理的算法，對(duì)量化的信號(hào)進(jìn)行處理。采用可編程邏輯器件（FPGA）作為數(shù)字信號(hào)處理器，應(yīng)用硬件描述語言實(shí)現(xiàn)數(shù)字濾波器功能，信號(hào)恢復(fù)部分是將處理得到的離散數(shù)字信號(hào)轉(zhuǎn)化為模擬離散信號(hào)，再恢復(fù)為模擬連續(xù)信號(hào)。

2信號(hào)采樣電路的設(shè)計(jì)

在實(shí)際采樣系統(tǒng)中，信號(hào)經(jīng)過采樣后，其頻率分量隨著頻率的的增加而不斷地衰減，且在等于采樣頻率一半處衰減為零。所以在不做均衡的情況下，必須保證采樣頻率足夠高。模擬信號(hào)采樣前必須先進(jìn)行抗混疊濾波器，但是在設(shè)計(jì)系統(tǒng)中沒有理想的低通濾波器[45]，所以抗混疊低通濾波器的截止頻率必須小于采樣頻率的一半，否則過渡帶衰減不足，可能會(huì)引入混疊干擾[4]。整個(gè)模擬信號(hào)采樣電路由模擬抗混疊低通濾波器、采樣保持電路和A/D轉(zhuǎn)換電路組成，如圖2所示。采樣保持電路和A/D轉(zhuǎn)換電路采用芯片。ADS830E是一個(gè)8位流水線式的A/D轉(zhuǎn)換芯片，且?guī)в胁蓸颖３止δ堋Ｔ撔酒淖罡咿D(zhuǎn)換頻率為60 MHz，符合本文中設(shè)計(jì)的高速采樣要求。

模擬信號(hào)經(jīng)過抗混疊濾波器后進(jìn)行采樣和A/D轉(zhuǎn)換電路后將數(shù)據(jù)送入FPGA處理。硬件電路如圖3所示。采樣保持及A/D轉(zhuǎn)換電路集中在一塊芯片ADS830E上，如圖3（a）所示?？够殳B低通濾波器的截止頻率6 kHz，硬件電路如圖3（b）所示。

3數(shù)字信號(hào)處理器

FPGA除了實(shí)現(xiàn)對(duì)A/D、D/A的控制、采集數(shù)據(jù)的存儲(chǔ)以及傳輸，還要實(shí)現(xiàn)數(shù)字濾波器的功能。本系統(tǒng)要求能夠?qū)π盘?hào)進(jìn)行低間隔、高密度的采集，而且速度快，數(shù)據(jù)量大，因此要嚴(yán)格控制整個(gè)時(shí)序，F(xiàn)PGA起到整個(gè)時(shí)序控制的核心作用。此外，運(yùn)用硬件描述語言實(shí)現(xiàn)FIR濾波器，實(shí)現(xiàn)算法如圖4所示。

4信號(hào)恢復(fù)電路的設(shè)計(jì)

數(shù)字信號(hào)的恢復(fù)電路由D/A轉(zhuǎn)換電路和信號(hào)恢復(fù)低通濾波器組成，設(shè)計(jì)框圖如圖5示。D/A轉(zhuǎn)換電路采用芯片AD9708，該芯片為8位的D/A轉(zhuǎn)換器，最大轉(zhuǎn)換速率125 MHz?；謴?fù)低通濾波器的截止頻率同理應(yīng)該小于采樣頻率的一半，信號(hào)恢復(fù)模擬低通濾波器同樣為運(yùn)算放大器組成的有源低通濾波器[68]。硬件電路結(jié)構(gòu)如圖6（a）、（b）所示。

5系統(tǒng)測(cè)試及分析

輸入不同頻率的正弦波，觀測(cè)輸出正弦波的幅度，同時(shí)比較輸入、輸出波形，得出輸入、輸出波形的相位差。

由于輸出波形肯定滯后于輸入波形，所以相位差必然為負(fù)數(shù)。為了更精確地得到相位關(guān)系，測(cè)試時(shí)不直接在示波器上測(cè)試，而是將數(shù)字示波器各組波形存儲(chǔ)在計(jì)算機(jī)上，在計(jì)算機(jī)上采用示波器軟件Ultrascope，用時(shí)間軸測(cè)出兩個(gè)對(duì)應(yīng)的峰值的時(shí)間差，根據(jù)輸入的正弦頻率，計(jì)算出相位差如圖7所示，輸入正弦頻率60 kHz，輸出應(yīng)該滯后于輸入波形，用兩個(gè)時(shí)間軸分別對(duì)準(zhǔn)輸入輸出信號(hào)對(duì)應(yīng)的波峰，讀出時(shí)間差為12.47 μs，那么這兩個(gè)波形的相位差為-269.352°。

6結(jié)論

通過測(cè)試可知，本文實(shí)現(xiàn)了高速采樣及恢復(fù)系統(tǒng)的設(shè)計(jì)，無明顯的失真現(xiàn)象。在過渡帶頻率的信號(hào)衰減大于理論衰減，這是由抗混疊濾波器和信號(hào)恢復(fù)濾波器的衰減引起，但偏大的衰減出現(xiàn)在過渡帶，不影響濾波器性能。這表明，抗混疊濾波器和信號(hào)恢復(fù)濾波器會(huì)影響系統(tǒng)特性，設(shè)計(jì)時(shí)應(yīng)注意選擇這兩個(gè)濾波器的指標(biāo)。另外電源的紋波引入干擾會(huì)影響濾波器性能，在實(shí)際應(yīng)用中應(yīng)選擇使用紋波小的電源。

參考文獻(xiàn)：

[1]馬軍.高速高性能數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法[J].現(xiàn)代電子技術(shù)，2007，21（7）：130131.

[2]李錦明，謝緒煜.基于FPGA的FIR濾波器系統(tǒng)的設(shè)計(jì)[J].化工自動(dòng)化及儀表，2011，34（8）：44.

[3]于瀛潔，郭路，周文靜.數(shù)字全息位相拼接實(shí)驗(yàn)研究[J].光學(xué)儀器，2011，33（4）：5559.

[4]楊林楠，李紅剛，張麗蓮，等.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].計(jì)算機(jī)工程，2007，33（7）：246248.

[5]王東旭，潘廣禎.MATLAB及其在FPGA中的應(yīng)用[M].北京：國(guó)防工業(yè)出版社，2006.

[6]毛磊，李勇，馬利紅，等.顯微數(shù)字全息圖相位的濾波法提取[J].光學(xué)儀器，2012，34（4）：1620.

[7]劉正，黃戰(zhàn)華，劉書桂.基于SDRAM的高分辨力高速圖像緩存[J].光學(xué)儀器，2006，28（6）：4953.

[8]張長(zhǎng)春，王志功，郭宇峰，等.高速時(shí)鐘與數(shù)據(jù)恢復(fù)電路技術(shù)研究[J].電路與系統(tǒng)學(xué)報(bào)，2012，17（3）：6064.