劉曉偉，郭會斌，李梁梁，郭總杰，郝昭慧

(北京京東方顯示技術有限公司，北京 130012)

1 引 言

薄膜晶體管-液晶顯示器(TFT-LCD)已經(jīng)實現(xiàn)全面商業(yè)化生產(chǎn)，并在性能上不斷提高，大尺寸、高刷新率、高分辨率逐漸成為未來的主要發(fā)展方向。為了應對上述發(fā)展需求，作為TFT配線使用的低電阻率材料的研究迫在眉睫。純鋁和純銅材料是近年來研究的重點，并逐漸在量產(chǎn)中得到應用[1-2]。純鋁以其低電阻率(3.3 μΩ·cm)、低成本、易刻蝕等優(yōu)勢逐漸成為TFT配線的主要材料。但鋁熱膨脹系數(shù)較大，在受熱的情況下很容易產(chǎn)生小丘，從而刺穿TFT的絕緣層，對產(chǎn)品的可靠性產(chǎn)生嚴重影響[1]。因此，在量產(chǎn)中，降低小丘發(fā)生率是提高產(chǎn)品良率的重要課題。

小丘形成的主要原因是：TFT陣列基板在生產(chǎn)過程中受熱，由于金屬薄膜和玻璃基板的熱膨脹系數(shù)不匹配，使得金屬薄膜的內(nèi)應力增大，在應力的驅動下，原子遷移并形成小丘。小丘的形成微觀機理目前還有較多爭議，主要有3種理論：原子沿著薄膜與基板界面遷移、原子沿著晶界遷移和原子在薄膜表面遷移[3-8]。對如何抑制小丘，研究者也做了大量工作，目前主流的方法是通過在純鋁中添加雜質(zhì)原子形成固溶體以抑制晶界的原子遷移[9-11]，或者在純鋁表面覆蓋更硬的薄膜以抑制小丘的生長[12-15]，但是對純鋁本身性質(zhì)和成膜條件對小丘的影響的研究目前還較少。

本文中，我們通過在不同溫度下濺射沉積獲得了晶粒尺寸不同的純鋁薄膜，并通過電學、掃描電子顯微鏡(SEM)、應力測試對小丘的形成情況進行了分析，嘗試從純鋁薄膜本身沉積工藝的調(diào)整上抑制小丘的生長。

2 實 驗

2.1 樣品制備

本文采用靜止垂直成膜的交流磁控濺射設備，使用純度為99.999%的純鋁和純度為99.95%純鉬靶材，本底真空為1.3×10-5Pa，通入氣體純度為99.99%的氬氣。

分別在100 ℃和120 ℃下在直徑為150 mm、厚度為0.65 mm的單晶硅片上沉積350 nm的純鋁薄膜，在350℃、空氣氛圍中退火20 min，用SEM觀察小丘發(fā)生情況以及純鋁薄膜的晶粒度。

分別在100 ℃和120 ℃下在直徑為150 mm、厚度為0.65 mm的單晶硅片上沉積Mo/Al/Mo 15 nm/350 nm/80 nm三層結構的薄膜，用應力測試儀表征了2種薄膜熱應變的屈服強度和溫度。

為了驗證在硅片上的測試結果，以及小丘對TFT器件量產(chǎn)的影響。 分別在80、100和120 ℃下，在2 200 mm×2 500 mm×0.7 mm、10 000 lx的無堿玻璃基板上用同一臺濺射設備沉積了Mo/Al/Mo 15 nm/350 nm/80 nm的薄膜作為TFT Gate層，用高溫CVD工藝(350 ℃)沉積絕緣層和半導體層，完成TFT(如圖1)整個工藝，制作成TFT陣列。高溫CVD工藝起到退火的作用，可以使Gate層Al產(chǎn)生小丘，小丘會造成絕緣層被刺穿，導致Gate層和SD層短路，形成的電學不良(如圖2)。通過特定的電學檢測設備，可以直觀的看出小丘造成的TFT電學不良的比例。采用Mo/Al/Mo三層結構是為了一定程度抑制小丘[12-15]，因為如果采用純鋁做電極，小丘太嚴重會導致不同條件的結果沒有對比性。

圖1 TFT器件示意圖Fig.1 Diagram of TFT

圖2 小丘造成的TFT短路原理示意圖Fig.2 DGS schematic diagram of TFT caused by hillock

3 結果與討論

3.1 不同成膜溫度下純鋁薄膜小丘發(fā)生情況

圖3 不同溫度下沉積的純鋁薄膜的小丘發(fā)生情況Fig.3 Hillock formation in pure Al film at different deposition temperature

為了直觀地確認不同溫度下沉積的純鋁薄膜小丘的發(fā)生情況，分別在100 ℃和120 ℃下在硅片上沉積350 nm的純鋁薄膜，在350 ℃、空氣氛圍中退火20 min，用SEM觀察小丘發(fā)生情況，如圖3。

從圖3中可以明顯看出在100 ℃下沉積的純鋁薄膜產(chǎn)生的小丘不論是密度還是體積都明顯大于120 ℃下沉積的純鋁薄膜。在基片的不同位置取樣進行比較，結果均如此。

3.2 不同成膜溫度下純鋁薄膜晶粒尺寸的差異

為了進一步確認高溫成膜對小丘影響的原因，我們準備了兩片分別在100 ℃和120 ℃下沉積的純鋁薄膜(350 nm)未退火的樣品，用稀鹽酸浸潤10 s之后用SEM觀察晶粒尺寸，如圖4。

圖4 不同溫度沉積的純鋁薄膜的晶粒尺寸Fig.4 Grain size of pure Al film deposited at different temperature

從SEM照片上看，可以明顯看出120 ℃下沉積的純鋁薄膜的晶粒尺寸明顯大于100 ℃下沉積的薄膜的晶粒尺寸。小丘是在內(nèi)應力驅動下原子的擴散行為，晶粒尺寸較小，晶界較多，小丘容易在晶界間生長[3]。因此高溫成膜晶粒尺寸較大，晶界較少，有助于抑制小丘的發(fā)生。

3.3 不同溫度下沉積的純鋁薄膜的應力-溫度變化

圖5是不同溫度下沉積的Mo/Al/Mo 15 nm/300 nm/80 nm的熱應變的應力-溫度曲線，縱坐標是應力，橫坐標表示加熱的溫度。薄膜沉積在Ф 150 mm×0.6 mm的單拋光硅片上。應力通過東朋公司的FLX-2320-S型應力測試儀測出。

圖5 不同溫度下沉積的Mo/Al/Mo 15/300/80 nm的應力-溫度曲線Fig.5 Stresses v.s. temperature curve of Mo/Al/Mo 15 nm/300 nm/80 nm

超過屈服溫度后，薄膜傾向于塑性形變，開始形成小丘[13]。從應力測試結果可以看出，高溫沉積的薄膜應力屈服點溫度較高，因此，小丘的發(fā)生會更難，這也與前面的實驗結果吻合，高溫沉積有助于抑制小丘的發(fā)生。

3.4 不同成膜溫度下完成的面板電學檢測結果

在2 200 mm×2 500 mm×0.7 mm、10 000 lx的無堿玻璃上在不同的溫度下沉積Gate層Mo/Al/Mo 15 nm/350 nm/80 nm，按32 in(1 in=2.54 cm)的mask進行曝光，每張基板可以做出獨立的18個TFT陣列單元，對每個陣列單元分別進行電學檢測，結果如表1所示。

其中DGS表示Gate層與交疊處的Date線發(fā)生短路，DDS表示Date線與Date線短路，一般是因為相鄰的DGS造成，DCS是指Date線與Common線的短路，common線與Gate線屬于同一層沉積的金屬，因此DCS可以認為與DGS相同。DGS/DDS/DCS主要是由于小丘造成(如圖2)。

表1不同溫度下沉積的Gate層完成TFT陣列工藝后電學檢測結果

Tab.1 TFT Array which gate layer was deposited at different temperature electrical test yield

Gate層純鋁濺射溫度單元數(shù)量36DGSDDSDCS失效的單元數(shù)21104780℃不良數(shù)量241347成品率/%417278111194失效的單元數(shù)2011100℃不良數(shù)量2011成品率/%944002828失效的單元數(shù)0000120℃不良數(shù)量0000成品率%100000

從表1中可以看出，120 ℃下沉積Gate層的樣品基本沒有相關不良，樣品的成品率達到100%。而在80 ℃下，陣列單元的良率最低，主要的不良為Gate線與Date線交疊處的小丘引起的短路，小丘容易刺破絕緣層導致Gate和SD層金屬短接如圖2。從光學顯微鏡上看，80 ℃沉積的樣品，Gate線上小丘密度較大，而在120 ℃下沉積的樣品Gate線上小丘的密度則很小(如圖3)。

圖6 不同溫度下沉積的Gate層，完成TFT工藝后小丘發(fā)生情況Fig.6 Hillock formation in TFT gate layer deposited at different temperature

4 結 論

不同沉積溫度下沉積的純鋁薄膜小丘發(fā)生情況有明顯差異，高溫沉積下的純鋁薄膜由于有較大的晶粒尺寸，可以減少薄膜內(nèi)部晶界，因此可以減少應力釋放導致的純鋁原子的在晶界的遷移，因此，小丘發(fā)生的尺寸和密度都較小。熱應變的屈服溫度也較高。在TFT-LCD中陣列工藝的量產(chǎn)中適當提高純鋁薄膜的成膜溫度，對小丘的抑制效果較為明顯。

[1] 王大海，楊柏梁，吳淵，等. TFT陣列金屬電極的制備與性能[J].液晶與顯示，2000，15(4)：260-267.

Wang D H，Yang B L，Wu Y,etal. Preparation and characterization of metal films in TFT array [J].ChineseJournalofLiquidCrystalsandDisplays，2000，15(4)：260-267. (in Chinese)

[2] 劉翔，陳旭，謝振宇，等. 使用低電阻金屬鋁制造薄膜晶體管陣列信號電極[J].液晶與顯示，2009，24(4)：533-536.

Liu X，Chen X，Xie Z Y,etal. Low resistant metal for thin film transistors [J].ChineseJournalofLiquidCrystalsandDisplays，2009，24(4)：533-536. (in Chinese)

[3] Kwang-Ho J，Soo-Jung H，Young-Chang J. Effect of capping layer on hillock formation in thin Al films [J].MetalsandMaterialsInternational，2008，14(2)：147-150.

[4] 王剛，劉宏宇，趙超，等. 表面無小丘Al雙層柵電極結構研究[J].液晶與顯示，2000，15(2)：92-100.

Wang G，Liu H Y，Zhao C,etal. Study on hillock-free al gate materials with double layer structure [J].ChineseJournalofLiquidCrystalsandDisplays， 2000，15(2)：92-100 . (in Chinese)

[5] Chaudhari P，Scott B A，Laibowitz R B，etal. Simulation of structural anisotropy and void formation in amorphous thin films [J].ApplPhys，1974，25(11)：641-643.

[6] Iwamura E，Ohnishi T，Yoshikawa K. A study of hillock formation on AlTa alloy films for interconnections of TFT-LCDs [J].ThinSolidFilms，1995，270(1-2)：450-455.

[7] Ericson F，Kristensen N，Schweitz J A. A transmission electron microscopy study of hillocks in thin aluminum films[J].MicroelectronicsandNanometerStructures，1991，9(1)：58-63.

[8] Chang C Y，Vook R W. Thermally induced hillock formation in Al-Cu films [J].JournalofMaterialsResearch，1989，4(5)：1172-1181.

[9] Arai T，Makita A，Hiromasu Y，etal. Mo-capped Al-Nd alloy for both gate and data bus lines of liquid crystal displays [J].ThinSolidFilms，2001，383(1-2)：287-291.

[10] Kim D K，Nix W D，Vinci R P，etal. Study of the effect of grain boundary migration on hillock formation in Al thin films [J].JournalofAppliedPhysics，2001，90(2)：781-788.

[11] Onishi T，Iwamura E，Takagi K，etal. Influence of adding transition metal elements to an aluminum target on electrical resistivity and hillock resistance in sputter-deposited aluminum alloy thin film[J].Vac.Sci.Technol.A，1996，14(5)：2728-2735.

[12] Dell′oca C J，Learn A J. Anodization of aluminum to inhibit hillock growth during high temperature processing [J].ThinSolidFilms，1971，8(5)：R47-R50.

[13] Chang C Y，Vook R W. The effect of surface aluminum oxide films on thermally induced hillock formation [J].ThinSolidFilms，1993，228(1-2)：205-209.

[14] Takatsuji H，Haruta K，Tsuji S，etal. Pure Al thin film protective layer to prevent stress migration in Al wiring for thin-film transistors [J].SurfaceandCoatingsTechnology，2000，125(1-3)：167-172.

[15] Iwamura E，Takgi K，Ohnishi T. Effect of aluminium oxide caps on hillock formation in aluminium alloy films [J].ThinSolidFilms，1999，349(1-2)：191-198.

[16] Soo-Jung H，William D N，Young-Chang J. A model for hillock growth in Al thin films controlled by plastic deformation [J].ActaMaterialia，2007，55(15)：5297-5301.