賀章擎,戴 葵,童元滿,鄒雪城
(1.湖北工業(yè)大學(xué)電氣與電子工程學(xué)院,湖北 武漢 430068;
2.華中科技大學(xué)光學(xué)與電子信息學(xué)院,湖北 武漢 430074;
3.國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院,湖南 長(zhǎng)沙 410073)
計(jì)時(shí)攻擊漏洞識(shí)別與防護(hù)能力量化評(píng)估技術(shù)*
賀章擎1,2,戴 葵2,童元滿3,鄒雪城2
(1.湖北工業(yè)大學(xué)電氣與電子工程學(xué)院,湖北 武漢 430068;
2.華中科技大學(xué)光學(xué)與電子信息學(xué)院,湖北 武漢 430074;
3.國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院,湖南 長(zhǎng)沙 410073)
計(jì)時(shí)攻擊是最具威脅的旁路攻擊之一,為了設(shè)計(jì)安全高效的抗計(jì)時(shí)攻擊的密碼運(yùn)算部件,需要在設(shè)計(jì)實(shí)現(xiàn)過程中及時(shí)發(fā)現(xiàn)密碼算法的安全漏洞,并量化分析密碼運(yùn)算部件的抗計(jì)時(shí)攻擊防護(hù)能力。因此,提出了一種可發(fā)現(xiàn)在密碼算法具體實(shí)現(xiàn)中可能存在的計(jì)時(shí)攻擊漏洞的分析方法。將密碼算法采用增強(qiáng)數(shù)據(jù)相關(guān)圖表示,通過在數(shù)據(jù)相關(guān)圖中查找可被計(jì)時(shí)攻擊的過程變量來(lái)分析安全漏洞,給出了相應(yīng)的識(shí)別算法。并以成功實(shí)施計(jì)時(shí)攻擊所需的樣本數(shù)來(lái)量化密碼運(yùn)算部件抗計(jì)時(shí)攻擊能力,提出了一種估算所需樣本數(shù)的計(jì)算方法。
旁路攻擊;計(jì)時(shí)攻擊;增強(qiáng)數(shù)據(jù)相關(guān)圖;量化評(píng)估
近年來(lái),以獲取用戶密鑰為目的的旁路攻擊越來(lái)越成為各類密碼系統(tǒng)的嚴(yán)峻威脅[1]。計(jì)時(shí)攻擊是一種重要的旁路攻擊方式,通過獲取系統(tǒng)工作時(shí)的時(shí)間信息來(lái)分析密鑰,具有實(shí)施簡(jiǎn)單、攻擊成功率高等特點(diǎn),是目前最具威脅的攻擊方式之一。計(jì)時(shí)攻擊的概念由Kocher P C于1996年首次提出[2]。由于在密碼算法的實(shí)現(xiàn)過程中常常存在一些冗余操作、條件或分支語(yǔ)句、高速緩沖存儲(chǔ)器(Cache)命中狀態(tài)以及處理器指令等,在用不同的密鑰對(duì)不同的消息進(jìn)行加密時(shí),操作或指令等所消耗的時(shí)間會(huì)存在差異。密碼分析者通過儀器測(cè)量出時(shí)間上的細(xì)微差別,通過分析就很可能發(fā)現(xiàn)密碼機(jī)制中存在的弱點(diǎn),進(jìn)而破譯出明文或密鑰。
計(jì)時(shí)攻擊的一個(gè)最新研究進(jìn)展,就是Cache計(jì)時(shí)攻擊[3]?,F(xiàn)在軟件實(shí)現(xiàn)的分組密碼算法,例如高級(jí)加密標(biāo)準(zhǔn)AES(Advanced Encryption Standard)等,大都使用許多S盒查表法來(lái)提高效率,Cache計(jì)時(shí)攻擊主要利用從Cache中加載數(shù)據(jù)到中央處理器CPU(Central Processing Unit)要比從隨機(jī)存儲(chǔ)器RAM(Random Access Memory)中要快的特性進(jìn)行密碼分析。通過測(cè)量密碼算法實(shí)現(xiàn)過程中由于Cache訪問帶來(lái)的時(shí)間差異信息,攻擊者可以推測(cè)密碼算法實(shí)現(xiàn)的內(nèi)部狀態(tài)信息。同時(shí),相比于其他旁路攻擊方式,例如功耗攻擊和電磁分析攻擊,計(jì)時(shí)攻擊還可以被應(yīng)用到網(wǎng)絡(luò)環(huán)境[4],攻擊范圍更大,影響更深遠(yuǎn)?,F(xiàn)在國(guó)內(nèi)外針對(duì)計(jì)時(shí)攻擊的主要研究方向,一是針對(duì)不同密碼系統(tǒng)提出不同的攻擊方法,二是針對(duì)已提出的攻擊方法提出各種防護(hù)策略[5]。但是,在實(shí)際設(shè)計(jì)密碼系統(tǒng)的過程中,常常需要在設(shè)計(jì)過程中對(duì)該系統(tǒng)抵抗計(jì)時(shí)攻擊的能力進(jìn)行評(píng)估,這樣不但可以確保系統(tǒng)的安全性是設(shè)計(jì)者可以預(yù)測(cè)和可控制的,同時(shí)還可以在系統(tǒng)設(shè)計(jì)過程中及時(shí)發(fā)現(xiàn)問題并解決,可以縮短設(shè)計(jì)周期,降低設(shè)計(jì)成本,防止密碼算法部件被過度防護(hù),帶來(lái)不必要的成本及性能開銷。
在分析密碼算法部件抗旁路攻擊防護(hù)能力方面,國(guó)內(nèi)外科研人員做了一定工作,不過大多數(shù)成果都是針對(duì)功耗攻擊。例如,文獻(xiàn)[6,7]提出了一種在設(shè)計(jì)的較早階段計(jì)算密碼運(yùn)算部件抗功耗攻擊防護(hù)能力的技術(shù)。文獻(xiàn)[8]提出了一種密碼部件抗電磁輻射分析攻擊的防護(hù)能力量化分析技術(shù)。迄今還沒有一個(gè)公開發(fā)表的針對(duì)計(jì)時(shí)攻擊進(jìn)行防護(hù)能力量化評(píng)估的成果。
為了對(duì)密碼運(yùn)算部件抗計(jì)時(shí)攻擊的能力進(jìn)行評(píng)估,首先需要分析其密碼算法中是否存在可被計(jì)時(shí)攻擊的可能。所以,本文的研究?jī)?nèi)容主要包括兩個(gè)部分:一是分析密碼算法具體實(shí)現(xiàn)中是否存在可被計(jì)時(shí)攻擊的漏洞;二是當(dāng)密碼算法部件可能被實(shí)施計(jì)時(shí)攻擊時(shí),評(píng)估其實(shí)施的難度。下面首先給出識(shí)別密碼算法中計(jì)時(shí)攻擊漏洞的理論分析技術(shù),包括算法表示,相應(yīng)的公設(shè)和算法等;然后給出密碼算法部件抗計(jì)時(shí)攻擊防護(hù)能力的量化評(píng)估方法。
為識(shí)別密碼算法具體實(shí)現(xiàn)中可能存在的可被計(jì)時(shí)攻擊的漏洞,首先要將密碼算法采用一種合適的方式進(jìn)行描述。文獻(xiàn)[9]在數(shù)據(jù)相關(guān)圖DDG(Data Dependence Graph)的基礎(chǔ)上,提出了一種增強(qiáng)數(shù)據(jù)相關(guān)圖EDDG(Enhanced DDG)。本文采用EDDG來(lái)對(duì)算法進(jìn)行具體描述。關(guān)于EDDG的詳細(xì)描述請(qǐng)見文獻(xiàn)[9],本文不再詳述。
將密碼算法采用EDDG表示之后,下一步的關(guān)鍵是如何識(shí)別密碼算法中是否存在計(jì)時(shí)攻擊的漏洞。密碼算法的執(zhí)行時(shí)間存在差異主要是因?yàn)樗惴▓?zhí)行路徑不同,而執(zhí)行路徑取決于條件轉(zhuǎn)移變量。計(jì)時(shí)攻擊的基本原理就是利用了一些條件轉(zhuǎn)移變量與密鑰相關(guān),通過統(tǒng)計(jì)分析執(zhí)行時(shí)間獲取條件轉(zhuǎn)移變量的信息從而推導(dǎo)密鑰。例如,如果某個(gè)密碼算法中存在以下分支:if(e==1)then A;else B;在該例中e就是條件轉(zhuǎn)移變量。如果執(zhí)行A和B的時(shí)間存在可觀測(cè)的差別,則攻擊者即可根據(jù)時(shí)間樣本的特性來(lái)確定e的值。假設(shè)e=k1⊕p,如果p為攻擊者已知量,則攻擊者便可根據(jù)e和p的值推導(dǎo)出密鑰k1。
公設(shè)1如果密碼算法中存在滿足如下條件的條件轉(zhuǎn)移變量z,則攻擊者可對(duì)z實(shí)施計(jì)時(shí)攻擊以分析出密鑰:
(1)條件轉(zhuǎn)移變量z的表達(dá)式具有z=f(k1,…,km,x1,…,xn)的形式,其中k1,…,km為可枚舉的部分子密鑰,x1,…,xn為攻擊者已知量;
(2)令ki(1≤i≤m)為破解目標(biāo),如果令除ki之外的其他項(xiàng)為固定值,當(dāng)ki取不同值時(shí)z的值不同,且執(zhí)行路徑的時(shí)間存在(可觀測(cè)的)差別。
如果存在滿足以上條件的條件轉(zhuǎn)移變量z,則該密碼算法中存在可被計(jì)時(shí)攻擊的漏洞,攻擊者可以針對(duì)z進(jìn)行計(jì)時(shí)攻擊從而分析出密鑰ki。因此,分析密碼算法具體實(shí)現(xiàn)中是否存在可被計(jì)時(shí)攻擊的漏洞,就轉(zhuǎn)化為在EDDG中查找是否存在滿足公設(shè)1的條件轉(zhuǎn)移變量z。
文獻(xiàn)[10]提出了一個(gè)基于隨機(jī)加減法鏈的橢圓曲線加密算法ECC(Elliptic Curve Cryptogra-phy)實(shí)現(xiàn)技術(shù),將其實(shí)現(xiàn)算法的主體循環(huán)采用EDDG表示,如圖1所示,其中d為ECC算法的密鑰,sub(d,j,l)表示d的第j位,e 為引入的隨機(jī)數(shù),state表示計(jì)算過程的狀態(tài),R和T 為中間結(jié)果,j為系數(shù)d當(dāng)前位的索引。在圖1中,v1為條件轉(zhuǎn)移節(jié)點(diǎn),節(jié)點(diǎn)v1對(duì)應(yīng)的過程變量(state,e,sub(d,j,l))與部分密鑰sub(d,j,l)存在數(shù)據(jù)相關(guān)且為可枚舉的。與該過程變量相關(guān)的兩條執(zhí)行路徑branch(0,1,1)和branch(0,1,0)分別為:{R=R+T〈0,tpadd〉,T =2T〈tpadd,tpadd+ttpdbl〉}和{T=2T〈0,ttpdbl〉},其中tpadd、ttpdbl分別為點(diǎn)的加法和倍加操作的延時(shí),顯然這兩條執(zhí)行路徑的運(yùn)行時(shí)間存在明顯的可觀察的差別。
Figure 1 EDDG of ECC based on random addition subtraction chain圖1 基于隨機(jī)加減法鏈的ECC算法的增強(qiáng)數(shù)據(jù)相關(guān)圖
對(duì)該算法EDDG進(jìn)行進(jìn)一步分析,列出算法某輪循環(huán)的狀態(tài)表與執(zhí)行時(shí)間如表1所示。
Table 1 State table and branching time in an ECC execution round表1 隨機(jī)加減法鏈ECC算法中某輪循環(huán)狀態(tài)表與分支執(zhí)行時(shí)間
從表1可以發(fā)現(xiàn),在某輪循環(huán)中,只有在state為11且sub(d,j,l)值為1時(shí),執(zhí)行時(shí)間被e隨機(jī)化,其他情況下執(zhí)行時(shí)間只與攻擊者已知量state和密鑰sub(d,j,l)相關(guān),密鑰sub(d,j,l)取值不同時(shí)執(zhí)行路徑不同且存在明顯的時(shí)間差,所以該算法能被計(jì)時(shí)攻擊。
識(shí)別出密碼算法中計(jì)時(shí)攻擊的漏洞之后,就需要評(píng)估攻擊者成功實(shí)施攻擊的難度。為了有效指導(dǎo)設(shè)計(jì)抗計(jì)時(shí)攻擊的密碼算法部件,需要在密碼運(yùn)算部件的設(shè)計(jì)實(shí)現(xiàn)階段量化評(píng)估其抗計(jì)時(shí)攻擊的防護(hù)能力。由于在實(shí)際的計(jì)時(shí)攻擊中,很難直接獲取某個(gè)分支或路徑的時(shí)間信息,一般要通過大量的時(shí)間樣本,采用合適的統(tǒng)計(jì)方法來(lái)進(jìn)行分析。如果成功實(shí)施計(jì)時(shí)攻擊中所需要的樣本數(shù)越多,攻擊難度就越大。當(dāng)所需樣本數(shù)超過一定數(shù)值時(shí),攻擊就變得不可行,所以本文以成功實(shí)施計(jì)時(shí)攻擊所需的樣本數(shù)來(lái)量化密碼運(yùn)算部件抗計(jì)時(shí)攻擊的能力。文獻(xiàn)[7]中提出了一種評(píng)估功耗攻擊抵抗能力的量化算法,本文在其基礎(chǔ)上進(jìn)行了拓展,提出了根據(jù)計(jì)時(shí)攻擊的信噪比來(lái)估算成功實(shí)施計(jì)時(shí)攻擊所需樣本數(shù)的計(jì)算方法。
根據(jù)前面的分析理論,如果發(fā)現(xiàn)密碼運(yùn)算部件的實(shí)現(xiàn)算法中某個(gè)條件轉(zhuǎn)移變量z與可枚舉的部分子密鑰ki相關(guān),且滿足計(jì)時(shí)攻擊的條件,則可對(duì)z實(shí)施計(jì)時(shí)攻擊以分析密鑰ki的值。攻擊時(shí),攻擊者首先隨機(jī)選取n個(gè)明文,使用目標(biāo)密鑰進(jìn)行加密,獲得n個(gè)時(shí)間樣本。然后猜測(cè)密鑰ki的值(假設(shè)為K),并設(shè)定一個(gè)區(qū)分函數(shù),根據(jù)區(qū)分函數(shù)將時(shí)間樣本分為兩個(gè)子集,如果統(tǒng)計(jì)發(fā)現(xiàn)這兩個(gè)樣本子集的均值存在明顯的差值,則猜測(cè)正確,也就是目標(biāo)的密鑰即為K。
例如,在上例分析的ECC算法中,如果sub(d,j,l)取值為0,若此時(shí)state的值為0或者1,則對(duì)應(yīng)分支的執(zhí)行時(shí)間t1=ttpdbl,若state值為11,對(duì)應(yīng)的分值執(zhí)行時(shí)間為t2=tpadd+ttpdbl,顯然t1>t2,時(shí)間差值是可區(qū)分的。如果sub(d,j,l)取值為1,則不存在這樣的規(guī)律。所以針對(duì)該算法,攻擊者可以首先猜測(cè)sub(d,j,l)的值為0,然后將state的值作為區(qū)分函數(shù),將n個(gè)時(shí)間樣本分為兩個(gè)子集P1和P2,當(dāng)state取0和1時(shí)對(duì)應(yīng)的時(shí)間樣本屬于P1,否則屬于P2。由于state的值可根據(jù)對(duì)應(yīng)的明文獲得,為攻擊者已知量,所以這樣的區(qū)分是可行的。然后攻擊者統(tǒng)計(jì)分析P1和P2的均值,如果樣本子集P1的均值小于樣本子集P2的均值,則猜測(cè)正確,對(duì)應(yīng)的密鑰sub(d,j,l)的值為0。如果沒有明顯差值,則證明猜測(cè)是錯(cuò)誤的,sub(d,j,l)的值就為1。這樣就可獲取sub(d,j,l)的值,采用同樣的方法可以獲得其他密鑰的值直至全部密鑰。
為了進(jìn)行量化評(píng)估,首先定義計(jì)時(shí)攻擊的信噪比。對(duì)于執(zhí)行時(shí)間未被隨機(jī)化的密碼部件來(lái)說(shuō),某次加密運(yùn)算的時(shí)間是由明文p和密鑰k決定的一個(gè)函數(shù),也就是t=f(p,k),考慮到密碼部件在執(zhí)行和測(cè)量過程中會(huì)引入一些噪聲等因素,所以假定對(duì)于不同的定長(zhǎng)明文p和給定密鑰k,執(zhí)行加密運(yùn)算的時(shí)間t為服從正態(tài)分布的隨機(jī)變量[10]。
從上式可知,當(dāng)樣本數(shù)n增大時(shí),計(jì)時(shí)攻擊的信噪比將逐漸增大,攻擊者實(shí)施計(jì)時(shí)攻擊的難度逐漸降低,攻擊成功的可能性將逐漸增大。
給出了計(jì)時(shí)攻擊信噪比的定義之后,本文按照如下方法估算總體X和Y的概率分布,從而求出計(jì)時(shí)攻擊的信噪比。
隨機(jī)產(chǎn)生多個(gè)定長(zhǎng)明文輸入密碼運(yùn)算部件并采用未知密鑰進(jìn)行加密,獲取n個(gè)時(shí)間樣本。設(shè)加密的時(shí)間樣本T服從參數(shù)為εi的正態(tài)分布,記為T~N(εi)。根據(jù)數(shù)理統(tǒng)計(jì)理論,εi和的最優(yōu)無(wú)偏估計(jì)量分別為:
其中,n為樣本容量,T1,T2,…,Tn為時(shí)間樣本的值。在不同的設(shè)計(jì)層次下,以上時(shí)間樣本可以通過時(shí)間分析模型、仿真軟件或者測(cè)試儀器獲取。
如果樣本容量n足夠大,則ˉT和S*2收斂于εi和。計(jì)算εi和的估計(jì)值的算法如圖2所示。
Figure 2 Estimates the mean and variance of the time samples圖2 估算時(shí)間樣本信息的均值和方差的算法流程圖
該算法通過逐步求精進(jìn)行計(jì)算,其中算法中的常數(shù)C為初始樣本數(shù),為一經(jīng)驗(yàn)值,如2 000。根據(jù)上述算法可有效估計(jì)總體X和Y的均值和方差,從而求出時(shí)間偏差D的均值和方差ε和+)/n。
得到總體X和Y的概率分布與無(wú)偏估計(jì)值后,便可求出時(shí)間偏差D的均值ε和方差+)/n。由于D 服從參數(shù)為的正態(tài)分布,則D位于區(qū)間[ε-θε,ε+θε]內(nèi)的概率α為:
其中,Φ為正態(tài)分布函數(shù)。計(jì)時(shí)攻擊的可信度取決于θ和α這兩個(gè)參數(shù)的值,θ值越小,α的值越大,計(jì)時(shí)攻擊的可信度就越高。為有效實(shí)施計(jì)時(shí)攻擊,θ可取0.02,α取0.95,這樣時(shí)間偏差D以大概率接近于ε。此時(shí)計(jì)時(shí)攻擊所需的樣本數(shù)n為:
其中,u(1+α)/2表示正態(tài)分布的 (1+α)/2的分位數(shù)。
需要指出的是,以上求得的是獲取部分子密鑰ki時(shí)所需的樣本數(shù)。獲取全部密鑰所需的總的樣本量,可以用獲取所有密鑰時(shí)所需的總樣本數(shù)來(lái)表征。
本文給出了一種在密碼算法設(shè)計(jì)階段發(fā)現(xiàn)可能存在的可被計(jì)時(shí)攻擊漏洞的分析方法;同時(shí),以成功實(shí)施計(jì)時(shí)攻擊所需的樣本數(shù)來(lái)量化密碼運(yùn)算部件抗計(jì)時(shí)攻擊能力,并且提出了根據(jù)計(jì)時(shí)攻擊的信噪比來(lái)估算成功實(shí)施計(jì)時(shí)攻擊所需樣本數(shù)的計(jì)算方法。按照本文所述方法評(píng)估文獻(xiàn)[2]中RSA算法實(shí)現(xiàn)的抗計(jì)時(shí)攻擊防護(hù)能力,得到時(shí)間攻擊的信噪比為0.66,成功實(shí)施時(shí)間攻擊所需的樣本數(shù)(置信度α=0.95,θ=0.02)為22 000左右。而文獻(xiàn)[2]中實(shí)際攻擊結(jié)果需要20 000個(gè)樣本可恢復(fù)出密鑰,說(shuō)明本文所述的量化評(píng)估方法具有較高的準(zhǔn)確度。結(jié)合密碼算法部件防護(hù)能力的定性分析和定量分析技術(shù),可以有效指導(dǎo)抗計(jì)時(shí)攻擊的密碼算法部件的設(shè)計(jì)與實(shí)現(xiàn)。
需要指出的是,本文提出的抗計(jì)時(shí)攻擊量化評(píng)估技術(shù),適用于通過統(tǒng)計(jì)分析大量樣本的差分值來(lái)破解密鑰的計(jì)時(shí)攻擊方式。在進(jìn)一步的研究工作中,將對(duì)本文提出的計(jì)時(shí)攻擊漏洞的識(shí)別算法和量化評(píng)估技術(shù)進(jìn)行進(jìn)一步完善,擴(kuò)展到其他類型的攻擊方式上。另外,可以基于本文的研究成果建立密碼系統(tǒng)抗旁路攻擊的輔助設(shè)計(jì)EDA工具。
[1] KULRD&SCARD Consortium.Side channel attacks[EB/OL].[2013-06-01].http://www.scard-project.org.
[2] Kocher C.Timing attacks on implementations of diffie-Hellman,RSA,DSS,and other systems[C]∥Proc of the 16th Annual International Cryptology Conference on Advances in Cryptology,1996:104-113.
[3] Bernstein D J.Cache timing attacks on AES[EB/OL].[2013-06-01].http://cr.yp.to/papers.html〕cache timing.
[4] Brumley B B,Tuveri N.Remote timing attacks are still practical[C]∥Proc of the 16th European Conference on Research in Computer Security,2011:355-371.
[5] Oswald E.On side-channel attacks and the application of algorithmic countermeasures[D].Graz:Graz University of Technology,2003.
[6] Mangard S.Calculation and simulation of the susceptibility of cryptographic devices to power-analysis attacks[D].Graz:Graz University of Technology,2003.
[7] Tong Yuan-man,Wang Zhi-ying,Dai Kui,et al.Quantitative evaluation of the cryptographic blocks resistibility to power analysis at tack at different design level[J].Journal of Computer Research and Development,2009,46(6):940-947.(in Chinese)
[8] Li Hui-yun,Markettos A T,Moore S.Security evaluation against electromagnetic analysis at design time[C]∥Proc of the 10th IEEE International on High-Level Design Validation and Test Workshop,2005:280-292.
[9] Tong Yuan-man,Wang Zhi-ying,Dai Kui,et al.A unified method for identifying the feasible power analysis attacks in various implementations of cryptographic algorithms[J].Journal of Computer-aided Design&Computer Graphics,2008,20(3):395-402.(in Chinese)
[10] Oswald E,Aigner M.Randomized addition-subtraction chains as a countermeasure against power attacks[C]∥Proc of CHES’01,2001:39-50.
附中文參考文獻(xiàn):
[7] 童元滿,王志英,戴葵,等.不同設(shè)計(jì)層次下密碼運(yùn)算部件抗功耗攻擊能力量化評(píng)估技術(shù)[J].計(jì)算機(jī)研究與發(fā)展,2009,46(6):940-947.
[9] 童元滿,王志英,戴葵,等.識(shí)別密碼算法具體實(shí)現(xiàn)中潛在功耗攻擊的理論分析方法[J].計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào),2008,20(3):395-402.
Quantitative security evaluation against timing attacks in cryptographic algorithm
HE Zhang-qing1,2,DAI Kui2,TONG Yuan-man3,ZOU Xue-cheng2
(1.Department of Electrical & Electronic Engineering,Hubei University of Technology,Wuhan 430068;2.School of Optical and Electronic Information,Huazhong University of Science & Technology,Wuhan 430074;3.College of Computer,National University of Defense Technology,Changsha 410073,China)
Timing attack is one of the most threatening side-channel attacks.In order to design efficient cryptosystems against timing attack,it is necessary to find the vulnerability at design time and quantitative analyze the resistibility to timing attack of the cryptographic algorithms.The paper proposes a unified method for identifying the feasible timing attack in various implementations of cryptographic algorithms,which are described by the Enhanced Data Dependence Graph(EDDG),and analyzes the timing attack vulnerabilities by finding some intermediary variable in the EDDG.The number of time samples required for a successful timing attack is used to characterize the resistibility,which is computed based on the signal-to-noise ratio of the corresponding timing attack.
side-channel attack;timing attack;enhanced data dependence graph;quantitative evaluation
TP309
A
10.3969/j.issn.1007-130X.2014.04.012
2013-06-05;
2013-10-28
國(guó)家自然科學(xué)基金資助項(xiàng)目(60973035,61202481)
通訊地址:430068湖北省武漢市湖北工業(yè)大學(xué)電氣與電子工程學(xué)院
Address:Department of Electrical & Electronic Engineering,Hubei University of Technology,Wuhan 430068,Hubei,P.R.China
1007-130X(2014)04-0639-05
賀章擎(1980-),男,湖北天門人,博士生,講師,研究方向?yàn)樾畔踩c數(shù)字集成電路設(shè)計(jì)。E-mail:ivan_h(yuǎn)ee@126.com
HE Zhang-qing,born in 1980,PhD candidate,lecturer,his research interests include information security,and digital integrated circuit design.
戴葵(1968-),男,湖北恩施人,博士,教授,研究方向?yàn)楦咝阅芴幚砥飨到y(tǒng)設(shè)計(jì)與信息安全。E-mail:daikui@m(xù)ail.hust.edu.cn
DAI Kui,born in 1968,PhD,professor,his research interests include high performance processor system design,and information security.
童元滿(1982-),男,安徽太湖人,博士,講師,研究方向?yàn)楦咝阅芴幚砥飨到y(tǒng)設(shè)計(jì)與信息安全。E-mail:yuanmantong@yahoo.com.cn
TONG Yuan-man,born in 1982,PhD,lecturer,his research interests include high performance processor system design,and information security.
鄒雪城(1964-),男,湖北京山人,博士,教授,研究方向?yàn)槌笠?guī)模集成電路設(shè)計(jì)。E-mail:estxczou@gmail.com
ZOU Xue-cheng,born in 1964,PhD,professor,his research interest includes VLSI design.