李志國(guó)，姚 鵬

（西北工業(yè)大學(xué) 航海學(xué)院，陜西 西安 710072）

在海上的傳送原油的油管經(jīng)常會(huì)遭到過往船只的破壞，因此在油井附近安裝一種能檢測(cè)船只目標(biāo)并實(shí)時(shí)預(yù)警給上位機(jī)的系統(tǒng)很有必要。國(guó)內(nèi)外有許多使用圖像和視頻的方法來檢測(cè)艦船，但在功耗、硬件實(shí)現(xiàn)等方面受到制約。

由于艦船在行駛的時(shí)候會(huì)發(fā)出輻射噪聲，而且有一定的特征規(guī)律，而海面無船時(shí)的噪聲則小的多，并且是隨機(jī)噪聲。因此利用這兩者之間的區(qū)別，可以使用自相關(guān)函數(shù)來提取目標(biāo)特征。由于系統(tǒng)最終要安裝在浮標(biāo)里，而浮標(biāo)能夠長(zhǎng)時(shí)間穩(wěn)定工作的最重要的條件是功耗低。因此，本系統(tǒng)以低功耗芯片C5535和A3P060為核心處理芯片，通過自相關(guān)算法完成目標(biāo)的檢測(cè)和預(yù)警。湖上和海上試驗(yàn)結(jié)果表明，該系統(tǒng)在目標(biāo)檢測(cè)概率和系統(tǒng)功耗兩個(gè)主要指標(biāo)上滿足要求，具有實(shí)際應(yīng)用價(jià)值。

1 硬件系統(tǒng)設(shè)計(jì)

1.1 數(shù)字處理模塊

是整個(gè)系統(tǒng)中最核心的部分，它承擔(dān)著數(shù)據(jù)采集、檢測(cè)算法、與上位機(jī)通訊等主要任務(wù)。本系統(tǒng)中采用FPGA+DSP的經(jīng)典搭配方式，F(xiàn)PGA負(fù)責(zé)數(shù)據(jù)的采集，低通濾波和降采樣以及北斗模塊的控制。DSP則用來進(jìn)行復(fù)雜的算法和與上位機(jī)進(jìn)行數(shù)據(jù)交換。這樣既利用了FPGA適合做邏輯控制的特點(diǎn)，也讓DSP適合做算法的優(yōu)勢(shì)體現(xiàn)的淋漓盡致。該系統(tǒng)中DSP采用TI公司的超低功耗系列中的最新一款芯片TMS320C5535。該芯片具備FFT硬件加速器，官方資料顯示，在運(yùn)算時(shí)間和功耗兩個(gè)方面，利用CPU計(jì)算1024點(diǎn)的FFT是硬件加速器計(jì)算的2.2至3.8倍和4至6倍。該芯片為了節(jié)省功耗，不配備數(shù)據(jù)和地址總線，但配置了豐富的外設(shè)，便于和其他芯片之間通信。FPGA采用Actel公司的A3P060，其獨(dú)特的熔絲FLASH結(jié)構(gòu)使其功耗大大降低。該系統(tǒng)中，DSP和FPGA使用I2S總線和GPIO進(jìn)行數(shù)據(jù)傳遞。系統(tǒng)整體框架如圖1所示。

圖1 系統(tǒng)框圖Fig.1 System block diagram

1.2 模擬信號(hào)采集電路

模擬信號(hào)的采集芯片選用ADI公司的AD7694。AD7694是一款16位、250 kSPS、電荷再分配、逐次逼近型模數(shù)轉(zhuǎn)換器（ADC），采用2.7 V至5.25 V單電源（VDD）供電。由于艦船輻射噪聲的頻率在10 kHz以下，所以250KSPS的采樣速率完全能滿足要求。其數(shù)字接口是非常簡(jiǎn)單通用的SPI接口，在CNV的上升沿，AD開啟轉(zhuǎn)換，CNV高電平保持時(shí)間滿足要求時(shí)，就可以將其電平拉低，在下降沿，轉(zhuǎn)換的結(jié)果按MSB至LSB的順序沿著時(shí)鐘信號(hào)SCK輸出在SDO信號(hào)線上。AD轉(zhuǎn)換需要的參考電壓由ADR54450來提供。原理圖設(shè)計(jì)如圖2所示。

1.3 北斗電源開關(guān)電路設(shè)計(jì)

圖2 模數(shù)轉(zhuǎn)換電路原理圖Fig.2 Analog－digital conversion circuit Schematic

DSP與上位機(jī)的通信由北斗模塊作為中介完成，由于北斗模塊功耗非常大，電流達(dá)10 A左右，因此只有在接收命令和傳送結(jié)果時(shí)才將其供電開關(guān)打開，由于普通的模擬開關(guān)芯片的參數(shù)難以滿足要求，這里使用PMOS三極管作為開關(guān)，如圖3所示。FPGA通過IO信號(hào)SW控制Q2的導(dǎo)通。當(dāng)SW為高電平時(shí)，Q2導(dǎo)通，Q1基極電平為 5.1k/（12k+5.1k）*12 V=3.6 V＞0.7 V，Q1也導(dǎo)通，這時(shí)北斗模塊開始供電并工作。當(dāng)SW為低電平時(shí)，Q1斷開。北斗模塊進(jìn)入待機(jī)狀態(tài)。

圖3 北斗電源開關(guān)Fig.3 Beidou power switch

1.4 RS232總線電路設(shè)計(jì)

DSP與北斗模塊采用RS232總線通訊，DSP配置了UART總線控制器，因此只需添加一個(gè)UART轉(zhuǎn)RS232轉(zhuǎn)換芯片即可，這里選擇MAX公司的MAX322，其接口簡(jiǎn)單易用。

2 系統(tǒng)軟件設(shè)計(jì)

2.1 艦船目標(biāo)檢測(cè)方法及仿真

國(guó)內(nèi)外有許多從時(shí)域、頻域和聯(lián)合分析，發(fā)展起來的短時(shí)傅里葉變換、小波變換等，但是運(yùn)算量非常大，文中提出來一種適合在硬件系統(tǒng)上實(shí)現(xiàn)的方法：自相關(guān)法。信號(hào)的相關(guān)函數(shù)是在時(shí)間域內(nèi)描述隨機(jī)過程的重要特征。自相關(guān)函數(shù)是隨機(jī)信號(hào)在不同時(shí)刻的值之間的依賴性的量度，是一個(gè)很有用的統(tǒng)計(jì)平均量，其定義為：

圖4 總線轉(zhuǎn)換芯片F(xiàn)ig.4 Bus converter chip

式中E表示數(shù)學(xué)期望，*表示共軛值，m為時(shí)間滯后數(shù)。

為了驗(yàn)證該方法的可行性，選取在昆明撫仙湖采集的噪聲數(shù)據(jù)進(jìn)行matlab仿真。數(shù)據(jù)采樣頻率為12.5 kHz，分析帶寬為0～5 kHz，樣本長(zhǎng)度為1 024點(diǎn)，結(jié)果進(jìn)行歸一化處理。通過對(duì)三組的自相關(guān)處理結(jié)果進(jìn)行對(duì)比和分析，得：當(dāng)目標(biāo)（A型和B型艦船）由遠(yuǎn)及近時(shí)，其相關(guān)峰值越來越大，而背景噪聲雖然也有一定的峰值，但其峰值只是海面有艦船時(shí)峰值的千分之一，只要設(shè)置合理的閾值，就可以檢測(cè)出目標(biāo)。

2.2 軟件流程

圖5 A型船噪聲自相關(guān)Fig.5 A type of ship noise autocorrelation

圖6 B型船噪聲自相關(guān)圖Fig.6 B type of ship noise autocorrelation

圖7 背景噪聲自相關(guān)圖Fig.7 Background noise autocorrelation

整個(gè)軟件系統(tǒng)由兩大部分構(gòu)成，DSP 軟件由C 和匯編兩種語言，這樣既方便對(duì)外設(shè)的操作，也利于復(fù)雜算法的實(shí)現(xiàn)。FPGA采用頂層設(shè)計(jì)方法，這樣方便子模塊的調(diào)用和參數(shù)的修改。整個(gè)軟件系統(tǒng)的流程框圖如圖8所示，主要包括：系統(tǒng)初始化，設(shè)置各模塊的初始化狀態(tài)；FPGA完成數(shù)據(jù)的實(shí)時(shí)采集、濾波和降采樣；DSP完成艦船檢測(cè)的相關(guān)算法；DSP通過北斗模塊與上位機(jī)通訊。

數(shù)據(jù)詳細(xì)處理過程為：FPGA在控制AD在完成一個(gè)采樣點(diǎn)的串并轉(zhuǎn)化之后，進(jìn)入流水線的FIR低通濾波器，濾波器的低通截止頻率為10KHz，之后降采樣輸出給DSP。由于系統(tǒng)對(duì)實(shí)時(shí)性要求很高，若采用CPU中斷或者查詢方式，則DSP執(zhí)行算法的過程會(huì)被不停的打斷。因此采用I2S總線的DMA模式與FPGA進(jìn)行數(shù)據(jù)傳遞，DMA意思是直接內(nèi)存訪問，是指不經(jīng)由CPU而直接從內(nèi)存中存取數(shù)據(jù)的數(shù)據(jù)交換模式。當(dāng)I2S使用DMA控制器控制數(shù)據(jù)的收發(fā)過程時(shí)，MCU會(huì)將發(fā)送的控制權(quán)交給DMA硬件控制器，從而在數(shù)據(jù)發(fā)送的時(shí)間中去完成算法及其他事務(wù)。在DSP中開辟兩塊數(shù)據(jù)緩沖區(qū)，采用乒乓模式輪流接收DMA傳來的數(shù)據(jù)，這樣可以保證DSP處理數(shù)據(jù)的完整性。

圖8 軟件系統(tǒng)流程Fig.8 Flow chart of software system

3 結(jié)束語

系統(tǒng)樣機(jī)首先在實(shí)驗(yàn)室上電調(diào)試，把全部功能都調(diào)通以后，在昆明撫仙湖和珠?，F(xiàn)場(chǎng)試驗(yàn)，在船只距離浮標(biāo)約1.5公里處時(shí)，可以檢測(cè)到船只的狀態(tài)，經(jīng)多次測(cè)試，檢測(cè)概率約為90%，滿足系統(tǒng)的技術(shù)指標(biāo)要求。經(jīng)測(cè)試功耗約150 mW，可以長(zhǎng)時(shí)間工作。

[1]王魁，張效民，趙延安，等.基于自相關(guān)特征的艦船大小識(shí)別方法[J].聲學(xué)技術(shù)，2011，30（5）：463-465.WANG Kui，ZHANG Xiao-min，ZHAO Yan-an，et al.Based on the size of ship autocorrelation feature recognition method[J].Acoustic Technology，2011，30（5）:463-465.

[2]劉義海，張效民，趙延安，等.一種低功耗水下目標(biāo)識(shí)別系統(tǒng)設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2012，20（2）：470-473.LIU Yi-hai，ZHANG Xiao-min，ZHAO Yan-an，et al.A lowpower underwater target recognition system design[J].Computer Measurement&Control，2012，20（2）:470-473.

[3]沈廣楠.艦船目標(biāo)識(shí)別技術(shù)研究[D].哈爾濱：哈爾濱工程大學(xué)，2012.

[4]鄢社鋒，馬遠(yuǎn)良.傳感器陣列波束優(yōu)化設(shè)計(jì)及應(yīng)用[M].北京：科學(xué)出版社，2009.

[5]嚴(yán)勝剛.基于DSP和FPGA水下目標(biāo)主動(dòng)跟蹤系統(tǒng)硬件設(shè)計(jì)[J].魚類技術(shù)，2009，17（1）：31-34.YAN Sheng-gang.Underwater target based on DSP and FPGA hardware design active tracking system[J].Fish Technology，2009，17（1）:31-34.

[6]張寶宜.基于DSP的被動(dòng)聲吶信號(hào)檢測(cè)技術(shù)應(yīng)用研究[D].西安：西北工業(yè)大學(xué)，2007.