俞晨光,席自強,李開成,周世平
(湖北工業(yè)大學電氣與電子工程學院,湖北 武漢430068)
正弦脈寬調(diào)制技術(shù)(SPWM)是電力電子技術(shù)中的一個很重要的組成部分,對提高電力電子裝置性能起到關(guān)鍵性的作用。應用于級聯(lián)H橋型結(jié)構(gòu)的變換器的眾多開關(guān)調(diào)制策略中,載波相移正弦脈寬調(diào)制(CPS-SPWM)技術(shù)由于具有等效開關(guān)頻率高、輸出電壓諧波含量小、信號傳輸帶寬以及控制方法簡單等而被廣泛應用。針對SPWM的實現(xiàn)方法主要有自然采樣法和規(guī)則采樣法,其中規(guī)則采樣法在數(shù)字控制中應用較多,實現(xiàn)簡單。規(guī)則采樣法又分為對稱和不對稱規(guī)則采樣,文獻[1]通過實驗得出結(jié)論:不對稱規(guī)則采樣法的CPS-SPWM 脈沖生成方法,相對對稱規(guī)則采樣法裝置的輸出電壓的基波分量延時縮小一半,幅值有所提高,波形的不對稱性也有所改善,并且沒有增加開關(guān)的頻率和計算工作量。
隨著多電平技術(shù)的發(fā)展,對脈寬調(diào)制用的控制芯片提出了更高的要求,而市場上已有一些專用的控制芯片要么頻率難以滿足IGBT等的需求,要么能提供的PWM發(fā)生器有限。對于多電平變換器,這些芯片會造成電路設計復雜,難以完成同相功率器件的同步觸發(fā)?,F(xiàn)場可編程門陣列(field programmable gate array,F(xiàn)PGA)的出現(xiàn)為PWM 的實現(xiàn)提供了更靈活的實現(xiàn)方法。文獻[2]提出用DSP和FPGA聯(lián)合來生成24路PWM波形發(fā)生器,理論基礎是載波相移SPWM技術(shù),本文在其基礎上詳細分析了不對稱規(guī)則采樣的脈沖生成時序,并在FPGA中仿真實現(xiàn)。
不對稱規(guī)則采樣法與對稱規(guī)則采樣法的區(qū)別主要在于,后者是在每個三角波的谷值時候?qū)φ艺{(diào)制波數(shù)據(jù)進行采樣,一個三角載波周期采樣一次,而不對稱規(guī)則采樣是在三角波的谷值和峰值處都進行采樣,即每個三角載波周期采樣兩次,相比較而言生成的階梯波與正弦調(diào)制波的逼近程度更佳,而且并沒有加開關(guān)的頻率和計算工作量。不對稱規(guī)則采樣法生成SPWM 波見圖1[3]。
圖1 不對稱規(guī)則采樣法原理圖
圖1 中Tc為一個三角載波的周期,ur和uc分別為正弦調(diào)制波和三角載波,在tC三角波峰值時刻對正弦調(diào)制波進行采樣得C點,過C點做一水平直線與三角載波交于A點得到時刻tA,在tD三角波谷值時刻再對正弦調(diào)制波進行采樣得D點,過D點做一水平直線與三角載波交于B點得到時刻tB。在一個三角載波周期內(nèi)作比較,當ur大于uc時,輸出高電平;當ur小于uc時,輸出的則是低電平。由圖1三角形相似可得以下關(guān)系式:
生成的SPWM波脈沖寬度
圖2為一個單相級聯(lián)H橋型STATCOM的主電路結(jié)構(gòu)圖,根據(jù)SPWM脈沖生成的三相對稱性,現(xiàn)以一相為例來分析,為了分析方便,取級聯(lián)單元數(shù)N=3,即為一個單相的七電平STATCOM。圖中所示的 Dx1、Dx2、Dx3、Dx4(x =1,2,3)分別為各單元左橋臂上、下和右橋臂上、下IGBT開關(guān)器件;u1、u2、u3為各單元交流側(cè)的輸出電壓;u為裝置輸出總電壓;Udc為各單元直流側(cè)電壓[4]。
圖2 級聯(lián)H橋STATCOM單相主電路結(jié)構(gòu)圖
裝置采用基于CPS-SPWM的單極性開關(guān)調(diào)制方法,實現(xiàn)方法為不對稱規(guī)則采樣法。以圖2為仿真模型得到的CPS-SPWM法的仿真波形見圖3,圖中三個頻率為500Hz的三角載波以2π/3的相位差互相錯開,由于正弦調(diào)制波頻率為50Hz,從圖中也可以看出一個調(diào)制波周期中共有10個三角載波與之比較產(chǎn)生PWM 波[5-6],比較原則和圖1所示的不對稱規(guī)則采樣法一致。
圖3 SPWM脈沖生成方式圖
本文是以一個簡化的單相三鏈節(jié)STATCOM為例,故該PWM波形發(fā)生器由6個兩路PWM通過相移構(gòu)成。在這個DSP+FPGA的構(gòu)架中,DSP的作用是采樣,然后將數(shù)據(jù)和地址通過外設接口XINTF傳輸至FPGA的I/O口,并且為FPGA提供時鐘輸入,使得DSP和FPGA的時鐘能夠得到同步。
圖4為基于FPGA的PWM波形發(fā)生器的系統(tǒng)框圖。從圖中可知,該發(fā)生器的主要構(gòu)成部分有數(shù)據(jù)鎖存器,相移載波發(fā)生器、比較產(chǎn)生PWM波形的PWM模塊和最后的死區(qū)設定。每個模塊的設計和仿真都是在軟件平臺QuartusⅡ9.1上進行的。
圖4 基于FPGA的PWM波形發(fā)生器系統(tǒng)框圖
從圖4可以看出相移載波發(fā)生模塊接收來自DSP的時鐘輸入,并向DSP的CAP口發(fā)送低電平開始進行數(shù)據(jù)采樣[7]。從模塊中輸出三角載波與正弦調(diào)制波進行比較輸出PWM波形。圖5為相移載波發(fā)生器的外部原理圖。
圖5 相移載波發(fā)生器模塊
對于單相七電平STATCOM,相移載波發(fā)生器共需要發(fā)出6組對應的6個橋臂,并且發(fā)出的PWM波形對應的是左橋臂的Dx1管和右橋臂的Dx4管(x=1,2,3),通過死區(qū)模塊最后生成另外兩個開關(guān)管的PWM波形。由于采用載波相移正弦脈寬調(diào)制方式,因此這6組三角載波有三組是以2π/3的相位錯開,與正弦調(diào)制波比較后輸出的是左橋臂的Dx1(x=1,2,3)管的PWM波形,而另外三組則是與對應相位相反的三角載波,與同一個正弦調(diào)制波比較后輸出右橋臂的Dx4(x=1,2,3)管的PWM波形。
圖5中out1[11..0]~out3_n[11..0]為輸出的三角載波數(shù)據(jù),outcap為輸出給DSP的CAP口低電平開始采樣使能信號,outr為輸出到數(shù)據(jù)鎖存器的正弦調(diào)制波數(shù)據(jù)更新信號,采樣時序符合圖1中的不對稱規(guī)則采樣,clk為DSP輸入的時鐘。
圖6所示為數(shù)據(jù)鎖存器模塊,inw為DSP發(fā)送過來的寫數(shù)據(jù)信號,當這個信號為低電平的時候,鎖存器模塊就寫入數(shù)據(jù)然后鎖存住,當載波發(fā)生器模塊向其發(fā)送inr的數(shù)據(jù)更新信號時,鎖存器模塊便根據(jù)DSP發(fā)送過來的地址in2[3..0]向最后比較輸出PWM波形的PWM模塊中對應的鏈節(jié)發(fā)送調(diào)制波數(shù)據(jù)out1、out2、out3。
圖6 數(shù)據(jù)鎖存器
圖7 所示為PWM比較輸出模塊圖中i n1、i n2、i n3為對應左橋臂的Dx1管(x=1,2,3)的三角載波數(shù)據(jù)輸入,與輸入的正弦調(diào)制波數(shù)據(jù)sin1、sin2、sin3比較,當inx的幅值小于sinx(x=1,2,3)的值時,輸出高電平,否則輸出低電平;in1_n、in2_n、in3_n為對應右橋臂的Dx4管(x=1,2,3)的三角載波輸入,與輸入的正弦調(diào)制波數(shù)據(jù)sin1、sin2、sin3比較,當inx_n的幅值與sinx的幅值之和大于N(N為三角載波計數(shù)最大值)時,輸出高電平,否則輸出低電平。out1~6為級聯(lián)H橋6個橋臂的PWM脈沖輸出。
圖7 PWM輸出模塊
圖8 所示為死區(qū)發(fā)生模塊,in1~in6為PWM比較輸出模塊輸出的6個橋臂PWM脈沖,經(jīng)過死區(qū)發(fā)生模塊最后輸出的out1_y~out3_y(y=1,2,3)為對應三個鏈節(jié)每個H橋四個開關(guān)管的PWM脈沖。
圖8 死區(qū)發(fā)生模塊
圖9、圖10為在QuartusII軟件上仿真后的一個鏈節(jié)的PWM脈沖驅(qū)動波形和對應死區(qū)設置,Link1_1和Link1_2為圖2中一個H橋左橋臂上下開關(guān)管的驅(qū)動波形,Link1_3和Link1_4為對應右橋臂的上下開關(guān)管的驅(qū)動波形,死區(qū)時間設置約為2μs。一個橋臂的驅(qū)動波形的實驗結(jié)果見圖11和12。
圖9 一個鏈節(jié)的PWM脈沖驅(qū)動波形
圖10 PWM脈沖死區(qū)設置
本文的實驗是在仿真可行的條件下先進行單鏈節(jié)STATCOM的實驗,再進行整個裝置的調(diào)試。圖11、圖12為圖2中單相3鏈節(jié)STATCOM的一個鏈節(jié)的IPM模塊中開關(guān)管的橋臂實驗,分別對應的是左橋臂上下開關(guān)管的PWM驅(qū)動波形和對應的死區(qū)時間設置。在實驗中設置Udc為150V,死區(qū)時間調(diào)整為4.5μs,實驗結(jié)果證明該PWM發(fā)生器的設計是可行的。
圖11 PWM驅(qū)動脈沖實驗波形
圖12 死區(qū)設置實驗波形
一些常用的芯片中PWM波輸出通道不能滿足如多電平變流器的需要,采用FPGA和DSP的構(gòu)架輸出PWM脈沖簡化了硬件電路的設計,并且便于應用在其他裝置如級聯(lián)多電平有源電力濾波器、變頻器等。通過FPGA實現(xiàn)不對稱規(guī)則采樣法,將該PWM實現(xiàn)方法在多電平的變流器中實現(xiàn),便于對輸出脈沖波形的優(yōu)化,也為今后對該方式的改進打下基礎。
[1] 許 勝,趙劍鋒,唐國慶.級聯(lián)H橋靜止同步補償器觸發(fā)脈沖的快速生成方法[J].中國電機工程學報,2010,30(12):43-49.
[2] 李建林,王立喬,李彩霞,等.基于現(xiàn)場可編程邏輯門陣列的多路PWM波形發(fā)生器[J].中國電機工程學報,2005,25(10):55-59.
[3] 劉春喜,馬偉明,孫 馳,等.FPGA實現(xiàn)的改進不對稱規(guī)則采樣PWM脈沖發(fā)生器[J].高電壓技術(shù),2010,36(03):739-744..
[4] Hirofumi Akagi,Shigenori Inoue,Tsurugi Yoshii.Control and performance of a transformerless cascade PWM STATCOM with star configuration[J].IEEE Trans.on Industry Applications,2007,43(04):1 041-1 049.
[5] 王立喬,齊 飛.基于新型CPS-SPWM的三相級聯(lián)型多電平變流器[J].電力電子技術(shù),2011(06):26-28.
[6] 許 勝,趙劍鋒.基于不對稱規(guī)則采樣法的級聯(lián) H橋型變流器CPS-SPWM輸出電壓諧波特性分析[J].電工技術(shù)學報,2011,26(06):121-128.
[7] 易小強,裴雪軍,候 婷,等.基于DSP組合三相逆變電源單極倍頻SPWM研究[J].電力電子技術(shù),2007,41(06):77-79.