何林立 徐保根 康文臣 祝麗華

(同方電子科技有限公司，江西 九江332001)

0 引言

短波測(cè)向方法較多，根據(jù)用戶需求不同，產(chǎn)品類型多樣化。針對(duì)車載短波測(cè)向系統(tǒng)而言，受限于天線孔徑，比較常用的短波測(cè)向方法有基于比幅法的Watson-Watt測(cè)向技術(shù)。

隨著FPGA技術(shù)的高速發(fā)展，不僅能通過(guò)FPGA完成濾波、抽取等常規(guī)功能，甚至通過(guò)FPGA來(lái)實(shí)現(xiàn)高速、高精度的Watson-Watt測(cè)向算法成為可能，我們用FPGA設(shè)計(jì)完成了Watson-Watt測(cè)向算法。

1 Watson-Watt測(cè)向算法原理

采用特定的天線，通過(guò)幅度比較來(lái)進(jìn)行測(cè)向。基本工作原理是：兩幅相同的正交天線對(duì)具有兩組正交的“8”字方向圖，從某一方向入射的電波，在兩天線對(duì)上產(chǎn)生的感應(yīng)電動(dòng)勢(shì)，與入射方向的正弦近似成正比，將兩天線對(duì)上的感應(yīng)信號(hào)計(jì)算來(lái)波方向。

南北環(huán)天線電壓：

其中d為環(huán)天線孔徑，a為來(lái)波方位，λ為來(lái)波波長(zhǎng)。

在天線的孔徑尺寸相對(duì)被測(cè)來(lái)波信號(hào)波長(zhǎng)滿足d＜＜λ條件的情況下，南北環(huán)天線電壓近似為：

可得來(lái)波方位

為了實(shí)現(xiàn)單值測(cè)向，可以增加一副全向的線天線和一個(gè)接收通道，將這個(gè)全向天線的信號(hào)與另外兩個(gè)通道輸出的電壓運(yùn)算比較就可以定單向。表1所示為定單向原理。

表1 定單向判斷

2 FPGA設(shè)計(jì)實(shí)現(xiàn)

通過(guò)對(duì)Watson-Watt測(cè)向算法的分析可以發(fā)現(xiàn)，算法的核心是反正切的求解。Watson-Watt測(cè)向算法本身屬于規(guī)律性較強(qiáng)的運(yùn)算，適合用FPGA來(lái)實(shí)現(xiàn)，我們?cè)谠袦y(cè)向設(shè)備的基礎(chǔ)上，設(shè)計(jì)了基于FPGA的高速測(cè)向系統(tǒng)。

2.1 系統(tǒng)硬件介紹

三通道測(cè)向接收機(jī)將天線信號(hào)變頻為中頻信號(hào)，由三路A/D進(jìn)行同步采樣，采樣數(shù)據(jù)經(jīng)過(guò)FFT處理后，計(jì)算出信號(hào)的相位，最后進(jìn)行Watson-Watt測(cè)向處理得到信號(hào)的方位角。

2.2 FPGA實(shí)現(xiàn)的主要功能

如圖2所示。FPGA實(shí)現(xiàn)的主要功能包括：DDC、加窗、FFT處理、幅度/相位計(jì)算、校正處理、方位角計(jì)算和定單向等功能，具體處理流程如圖2所示。

圖1 三通道測(cè)向接收機(jī)硬件組成

其中，DDC模塊負(fù)責(zé)對(duì)采樣的中頻信號(hào)進(jìn)帶通濾波和抽取，使得數(shù)據(jù)速率更低，帶寬更小，方便獲得更加精細(xì)的頻率分辨能力；加窗可以壓制頻譜泄露，讓主辯變的更窄，更加利于信號(hào)的分辨；并行的FFT模塊是為信號(hào)的實(shí)時(shí)處理進(jìn)行準(zhǔn)備，當(dāng)帶寬較小時(shí)，可以考慮用高速串行FFT代替并行FFT運(yùn)算，在滿足數(shù)據(jù)速率或者不考慮實(shí)時(shí)處理的情況下，這樣做有利于減少FPGA資源。

FPGA內(nèi)部實(shí)現(xiàn)的核心功能是校正處理、方位角運(yùn)算和定單向處理，主要的運(yùn)算步驟如下：

①上電階段，各頻點(diǎn)IQ數(shù)據(jù)會(huì)傳送給上位機(jī)，由上位機(jī)計(jì)算校準(zhǔn)信號(hào)的幅相差，計(jì)算完畢后將幅相差值下發(fā)到FPGA中；

②讀取 1 組幅度值 A1、A2、A3；

③調(diào)用Cordic模塊計(jì)算反正切值；

④讀取相位值 P1、P2、P3；

⑤通過(guò)表1和公式(5)得出正確的方位角。

圖3 系統(tǒng)資源占用情況

2.3 結(jié)果驗(yàn)證

本項(xiàng)目FPGA選型為Altera公司的EP3SE110 F1152I3，采用3路并行1024點(diǎn)FFT，將FFTIP核設(shè)置在流模式工作狀態(tài)，整個(gè)軟件編譯后資源占用情況如圖3所示。由于目前全部模塊均采用并行處理，對(duì)于資源緊張，同時(shí)對(duì)實(shí)時(shí)性要求不高的應(yīng)用場(chǎng)景，可以按照需求，對(duì)三路數(shù)據(jù)串并轉(zhuǎn)換，按照串行幀模式，輸入到各個(gè)模塊，可以最大程度的減小FPGA內(nèi)部資源。

3 結(jié)論

將實(shí)際IQ數(shù)據(jù)存儲(chǔ)后采用Matlab進(jìn)行分析，得出結(jié)果后和FPGA硬件實(shí)現(xiàn)的結(jié)果進(jìn)行對(duì)比。以15度為間隔，信號(hào)頻率15MHz，實(shí)測(cè)結(jié)果如圖4所示。

圖4

通過(guò)上面的對(duì)比，發(fā)現(xiàn)FPGA硬件實(shí)現(xiàn)的性能和Matlab仿真結(jié)果基本差不多，測(cè)向精度均能控制在1o左右，結(jié)果與理論相符，證明算法實(shí)現(xiàn)正確。它們之間的誤差主要是由于數(shù)據(jù)在定點(diǎn)算法中的精度損失帶來(lái)。

本文創(chuàng)新點(diǎn)：本文針對(duì)Watson-Watt測(cè)向算法進(jìn)行了深入研究，通過(guò)利用FPGA的快速并行處理能力，實(shí)現(xiàn)Watson-Watt測(cè)向算法的實(shí)時(shí)處理，提高對(duì)短時(shí)信號(hào)和跳頻信號(hào)的截獲能力。

本項(xiàng)目數(shù)據(jù)來(lái)源：車載短波偵測(cè)站實(shí)際數(shù)據(jù)。

［1］H.H.金克斯.小孔徑無(wú)線電測(cè)向[J].電子工業(yè)部第 36 研究所，1995：2-7.

［2］張爾揚(yáng)，王瑩.短波通信技術(shù)[M].國(guó)防工業(yè)出版社，2002：2-12.